10
®
ADS7813
内部的 dataclk
和 ext/int 系 低, 这 结果 从 转换 ‘n’ 是
serially transmitted 在 转换 ‘n+1’, 作 显示 在
图示 5 和 和 这 定时 给 在 表格 ii. 串行
传递 的 数据 occurs 仅有的 在 一个 转换. 当
一个 传递 是 不 在 progress, 数据 和 dataclk 是
低.
在 这 转换, 这 结果 的 这 previous 变换器-
sion 将 是 transmitted 通过 数据, 当 dataclk
提供 这 同步的 时钟 为 这 串行 数据. 这 数据
format 是 16-位, 二进制的 二’s complement, 和 msb 第一.
各自 数据 位 是 有效的 在 两个都 这 rising 和 下落 edges 的
dataclk. busy 是 低 在 这 全部 串行 trans-
使命 和 能 是 使用 作 一个 框架 同步 信号.
外部 dataclk
和 ext/int 系 高, 这 结果 从 转换 ‘n’ 是
clocked 输出 之后 这 转换 有 完成, 在 这
next 转换 (‘n+1’), 或者 一个 结合体 的 这些 二.
图示 6 显示 这 情况 的 读 这 转换 结果
之后 这 转换 是 完全. 图示 7 describes 读
这 结果 在 这 next 转换. 图示 8 结合 这
重要的 aspects 的 计算数量 6 和 7 作 至 读 部分 的 这
结果 之后 这 转换 是 完全 和 这 remainder
在 这 next 转换.
这 串行 传递 的 这 转换 结果 是 initiated
用 一个 rising 边缘 在 dataclk. 这 数据 format 是 16-位,
二进制的 二’s complement, 和 msb 第一. 各自 数据 位 是
有效的 在 这 下落 边缘 的 dataclk. 在 一些 具体情况, 它
t
17
DATACLK
BUSY
CONV
t
1
t
12
t
18
t
16
t
14
t
13
t
15
1 12 3 14 15 16
数据
MSB 位 14
位 13
位 2 位 1 LSB
MSB
BUSY
CONV
t
1
t
5
DATACLK
t
4
t
23
t
22
t
21
t
20
t
19
1234141516
数据
MSB 位 14 位 13 位 2 位 1
LSB
图示 5. 串行 数据 定时, 内部的 时钟 (ext/int 和 cs 低).
图示 6. 串行 数据 定时, 外部 时钟, clocking 之后 这 转换 完成 (ext/int high, cs low).
: 点此下载
