首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1056170
 
资料名称:ADS7813
 
文件大小: 385769K
   
说明
 
介绍:
Low-Power 16-Bit Sampling CMOS Analog-to-Digital Converter
 
 


: 点此下载
  浏览型号ADS7813的Datasheet PDF文件第4页
4
浏览型号ADS7813的Datasheet PDF文件第5页
5
浏览型号ADS7813的Datasheet PDF文件第6页
6
浏览型号ADS7813的Datasheet PDF文件第7页
7

8
浏览型号ADS7813的Datasheet PDF文件第9页
9
浏览型号ADS7813的Datasheet PDF文件第10页
10
浏览型号ADS7813的Datasheet PDF文件第11页
11
浏览型号ADS7813的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
8
®
ADS7813
开始 一个 转换
如果 一个 转换 是 不 目前 在 progress, 一个 下落 边缘 在
这 conv 输入 places 这 样本 和 支撑 在 这 支撑
模式 和 begins 一个 转换, 作 显示 在 图示 2 和
和 这 定时 给 在 表格 ii. 在 这 转换, 这
conv 输入 是 ignored. 开始 一个 转换 做 不
取决于 在 这 状态 的 cs. 一个 转换 能 是 started once
每 25
µ
s (40khz 最大 转换 比率). 那里 是 非
最小 转换 比率.
甚至 though 这 conv 输入 是 ignored 当 一个 转换
是 在 progress, 这个 输入 应当 是 使保持 静态的 在 这
转换 时期. transitions 在 这个 数字的 输入 能
容易地 couple 在 敏感的 相似物 portions 的 这 转换器,
反而 影响 这 转换 结果 (看 这 sensitiv-
ity 至 外部 数字的 信号 部分 的 这个 数据 薄板 为
更多 信息).
ideally, 这 conv 输入 应当 go 低 和 仍然是 低
全部地 这 转换. 它 应当 返回 高 sometime
之后 busy 变得 高. 在 增加, 它 应当 是 高
较早的 至 这 开始 的 这 next 转换 为 一个 最小 时间
时期 给 用 t
5
. 这个 将 确保 那 这 数字的 转变
在 这 conv 输入 将 不 影响 这 信号 那 是 acquired
为 这 next 转换.
一个 可接受的 alternative 是 至 返回 这 conv 输入 高
作 soon 之后 这 开始 的 这 转换 作 可能. 为
好的 conv 输入 信号. 它 是 strongly 推荐 那
从 时间 t
2
之后 这 开始 的 一个 转换 直到 busy rises,
这 conv 输入 应当 是 使保持 静态的 (也 高 或者
低). 在 这个 时间, 这 转换器 是 更多 敏感的 至
外部 噪音.
转换 加 acquisition 时间 25
µ
s
t
2
conv 低 至 所有 数字的 8
µ
s
输入 稳固的
t
3
conv 低 至 initiate 一个 转换 40 ns
t
4
busy rising 至 任何 数字的 0 ns
输入 起作用的
t
5
conv 高 较早的 至 开始 2
µ
s
的 转换
t
6
busy 低 19 20
µ
s
t
7
conv 低 至 busy 低 85 120 ns
t
8
aperture 延迟 40 ns
t
9
转换 时间 18 20
µ
s
t
10
转换 完全 至 1.1 2
µ
s
busy rising
t
11
acquisition 时间 5
µ
s
t
12
conv 低 至 rising 边缘 1.4
µ
s
的 第一 dataclk
t
13
内部的 dataclk 高 250 350 500 ns
t
14
内部的 dataclk 低 600 760 875 ns
t
15
内部的 dataclk 时期 1.1
µ
s
t
16
数据 有效的 至 内部的 20 ns
dataclk rising
t
17
内部的 dataclk 下落 400 ns
至 数据 不 有效的
t
18
下落 边缘 的 last dataclk 800 ns
至 busy rising
t
19
外部 dataclk rising 15 ns
至 数据 不 有效的
t
20
外部 dataclk rising 55 85 ns
至 数据 有效的
t
21
外部 dataclk 高 50 ns
t
22
外部 dataclk 低 50 ns
t
23
外部 dataclk 时期 100 ns
t
24
conv 低 至 外部 100 ns
dataclk 起作用的
t
25
外部 dataclk 低 2
µ
s
或者 cs 高 至 busy rising
t
26
cs 低 至 数字的 输出 使能
85 ns
t
27
cs 高 至 数字的 输出 无能
85 ns
转变 ConvertAcquire Acquire
模式
BUSY
CONV
t
3
t
2
t
1
t
5
t
4
t
7
t
6
t
8
t
10
t
11
t
9
图示 2. 基本 转换 定时.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com