7
®
ADS7813
基本 运作
内部的 dataclk
图示 1a 显示 一个 基本 电路 至 运作 这 ads7813 和
一个
±
10v 输入 范围. 至 begin 一个 转换 和 串行
传递 的 这 结果 从 这 previous 转换, 一个
下落 边缘 必须 是 提供 至 这 conv 输入. busy
将 go 低 表明 那 一个 转换 有 started 和
将 停留 低 直到 这 转换 是 完全. 在 这
转换, 这 结果 的 这 previous 转换 将 是
transmitted 通过 数据 当 dataclk 提供 这 syn-
chronous 时钟 为 这 串行 数据. 这 数据 format 是 16-位,
二进制的 二’s complement, 和 msb 第一. 各自 数据 位 是
有效的 在 两个都 这 rising 和 下落 边缘 的 dataclk.
busy 是 低 在 这 全部 串行 传递 和 能
是 使用 作 一个 框架 同步 信号.
外部 dataclk
图示 1b 显示 一个 基本 电路 至 运作 这 ads7813 和
一个
±
10v 输入 范围. 至 begin 一个 转换, 一个 下落 边缘
必须 是 提供 至 这 conv 输入. busy 将 go 低
表明 那 一个 转换 有 started 和 将 停留 低
直到 这 转换 是 完全. just 较早的 至 busy rising
near 这 终止 的 这 转换, 这 内部的 working 寄存器
支持 这 转换 结果 将 是 transferred 至 这
内部的 变换 寄存器.
这 内部的 变换 寄存器 是 clocked 通过 这 dataclk
输入. 这 推荐 方法 的 读 这 转换
结果 是 至 提供 这 串行 时钟 之后 这 转换 有
完成. 看 外部 dataclk 下面 这 读
数据 部分 的 这个 数据 薄板 为 更多 信息.
1
2
3
4
5
6
7
8
R1
在
GND
R2
在
R3
在
BUF
CAP
REF
地
V
S
PWRD
BUSY
CS
CONV
ext/int
DATA
DATACLK
16
15
14
13
12
11
10
9
ADS7813
±10V
+5V
C
3
1µF
C
4
0.01µf
C
1
0.1µf
C
2
10µF
C
5
1µF
+
+
转变 脉冲波
40ns 最小值
+
框架 同步 (optional)
图示 1a. 基本 运作,
±
10v 输入 范围, 内部的 dataclk.
图示 1b. 基本 运作,
±
10v 输入 范围, 外部 dataclk.
1
2
3
4
5
6
7
8
R1
在
GND
R2
在
R3
在
BUF
CAP
REF
地
V
S
PWRD
BUSY
CS
CONV
ext/int
DATA
DATACLK
16
15
14
13
12
11
10
9
ADS7813
±10V
便条: (1) 系 cs 至 地 如果 这 输出 将 总是 是 起作用的.
+5V
+5V
C
1
0.1µf
C
2
10µF
C
5
1µF
+
转变 脉冲波
40ns 最小值
+
中断 (optional)
外部 时钟
碎片 选择 (optional
(1)
)
C
3
1µF
C
4
0.01µf
+
: 点此下载
