2 altera 公司
flex 6000 可编程序的 逻辑 设备 家族 数据 薄板
...和 更多
特性
■
powerful i/o 管脚
–
单独的 触发-状态 输出 使能 控制 为 各自 管脚
–
可编程序的 输出 回转-比率 控制 至 减少 切换
噪音
–
快 path 从 寄存器 至 i/o 管脚 为 快 时钟-至-输出 时间
■
有伸缩性的 interconnect
–
FastTrack
®
interconnect 持续的 routing 结构 为 快,
predictable interconnect 延迟
–
专心致志的 carry chain 那 实现 arithmetic 功能 此类
作 快 adders, counters, 和 comparators (automatically 使用 用
软件 tools 和 megafunctions)
–
专心致志的 cascade chain 那 实现 高-速, 高-风扇-
在 逻辑 功能 (automatically 使用 用 软件 tools 和
megafunctions)
–
触发-状态 emulation 那 实现 内部的 触发-状态 网络
–
四 低-skew global paths 为 时钟, clear, preset, 或者 逻辑
信号
■
软件 设计 支持 和 自动 放置-和-route 提供 用
Altera
’
s 开发 系统 为 windows-为基础 pcs, sun
sparcstations, 和 hp 9000 序列 700/800
■
有伸缩性的 包装 选项
–
有 在 一个 多样性 的 包装 和 100 至 256 管脚, 包含
这 革新的 fineline bga
TM
包装 (看表格 2)
–
SameFrame
TM
管脚-兼容性 (和 其它 flex
®
6000 设备)
横过 设备 densities 和 管脚 counts
–
薄的 四方形 flat 包装 (tqfp), 塑料 四方形 flat 包装 (pqfp), 和
球-grid 排列 (bga) 包装 (看表格 2)
–
footprint- 和 管脚-兼容性 和 其它 flex 6000 设备
在 这 一样 包装
■
额外的 设计 entry 和 simulation 支持 提供 用
EDIF 2 0 0 和 3 0 0 netlist files, 这 库 的 parameterized modules
(lpm), verilog hdl, vhdl, designware 组件, 和 其它
接口 至 popular eda tools 从 manufacturers 此类 作
cadence, exemplar 逻辑, mentor graphics, orcad, synopsys,
synplicity, veribest, 和 viewlogic
表格 2. flex 6000 包装 选项 &放大; i/o 管脚 计数
设备 100-管脚
TQFP
100-管脚
fineline bga
144-管脚
TQFP
208-管脚
PQFP
240-管脚
PQFP
256-管脚
BGA
256-管脚
fineline bga
EPF6010A 71 102
EPF6016 117 171 199 204
EPF6016A 81 81 117 171 171
EPF6024A 117 171 199 218 219
: 点此下载
