AD7679
定时 规格
表格 3. –40°c 至 +85°c, avdd = dvdd = 5 v, ovdd = 2.7 v 至 5.25 v, 除非 否则 指出.
参数 标识 最小值 典型值 最大值 单位
谈及 至 图示 32 和 图示 33
转变 pulsewidth t
1
10 ns
时间 在 conversions t
2
1.75 µs
CNVST低 至 busy 高 延迟
t
3
35 ns
busy 高 所有 模式 除了 主控 串行 读 之后 转变 t
4
1.5 µs
aperture 延迟 t
5
2 ns
终止 的 转换 至 busy 低 延迟 t
6
10 ns
转换 时间 t
7
1.5 µs
acquisition 时间 t
8
250 ns
重置 pulsewidth t
9
10 ns
谈及 至 图示 34, 图示 35, 和 图示 36 (并行的 接口 模式)
CNVST低 至 数据 有效的 延迟
t
10
1.5 µs
数据 有效的 至 busy 低 延迟 t
11
20 ns
总线 进入 要求 至 数据 有效的 t
12
45 ns
总线 relinquish 时间 t
13
5 15 ns
谈及 至 图示 38 和 图示 39(主控 串行 接口 模式)
1
CS低 至 同步 有效的 延迟
t
14
10 ns
CS低 至 内部的 sclk 有效的 延迟
t
15
10 ns
CS低 至 sdout 延迟
t
16
10 ns
CNVST低 至 同步 延迟
t
17
525 ns
同步 asserted 至 sclk 第一 边缘 延迟
2
t
18
3 ns
内部的 sclk 时期
2
t
19
25 40 ns
内部的 sclk 高
2
t
20
12 ns
内部的 sclk 低
2
t
21
7 ns
sdout 有效的 建制 时间
2
t
22
4 ns
sdout 有效的 支撑 时间
2
t
23
2 ns
sclk last 边缘 至 同步 延迟
2
t
24
3 ns
CS高 至 同步 hi-z
t
25
10 ns
CS高 至 内部的 sclk hi-z
t
26
10 ns
CS高 至 sdout hi-z
t
27
10 ns
busy 高 在 主控 串行 读 之后 转变
2
t
28
看 表格 4
CNVST低 至 同步 asserted 延迟
t
29
1.5 µs
同步 deasserted 至 busy 低 延迟 t
30
25 ns
谈及 至 图示 40 和 图示 41 (从动装置 串行 接口 模式)
外部 sclk 建制 时间 t
31
5 ns
外部 sclk 起作用的 edge 至 sdout 延迟 t
32
3 18 ns
sdin 建制 时间 t
33
5 ns
sdin 支撑 时间 t
34
5 ns
外部 sclk 时期 t
35
25 ns
外部 sclk 高 t
36
10 ns
外部 sclk 低 t
37
10 ns
1
在 串行 接口 模式, 这 同步, sclk, 一个d sdout timings 是 定义 和 一个 最大 加载 c
L
的 10 pf; 否则, 这 加载 是 60 pf 最大.
2
在 串行 主控 读 在 转变 模式. 看 为 串行 主控 读 之后 转变 模式. 表格 4
rev. 0 | 页 5 的 28
: 点此下载
