AD7679
管脚 非. Mnemonic 类型
1
描述
14 d7
或者 invsync
di/o 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 7 的这 并行的 端口数据 输出 总线.
当 模式 = 3 (串行 模式), 这个 在放, 部分 的 这 串行 端口, 是 美国ed 至 选择 这 起作用的 状态 的 这
同步 信号. 当 低, 同步 是 起作用的高. 当 高, 同步 是 起作用的 低.
15 d8
或者 invsclk
di/o 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 8 的这 并行的 端口数据 输出 总线.
当 模式 = 3 (串行 模式), 这个 在放, 部分 的 这 串行 端口, 是 美国ed 至 invert 这 sclk 信号. 它 是
起作用的 在 两个都 主控 和 从动装置 模式.
16 d9
或者 rdc/sdin
di/o 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 9 的 the 并行的 端口 data 输出 总线.
当 模式 = 3 (串行 模式), 这个 在放, 部分 的 这 串行 端口, 是 使用 作 也 一个 外部 数据
输入 或者 一个 读 模式 选择 input 取决于 在 这 状态 的 ext/int. 当 ext/ int是 高,
rdc/sdin 可以 是 使用 作 一个 数据输入 至 daisy-chain 这 转换结果 从 二 或者 更多 adcs
面向 一个 单独的 sdout 线条. 这 数字的 数据 水平的 在sdin 是 输出 在 sdout 和 一个 延迟 的 18 sclk
时期 之后 这 initiation 的这 读 sequence. 当 ext/int
是 低, rdc/sdin 是 使用 至 选择 这
读 模式. 当 rdc/sdin 是高, 这 数据 是 输出 在 sd输出 在 转换. 当
rdc/sdin 是 低, 这 数据 can 是 输出 在 sdout 仅有的 当这 转换 是 完全.
17 OGND P 输入/输出 接口 数字的 电源 地面.
18 ovdd P
输出 接口 数字的 电源. nominally 在 这 一样 supply 作 这 host 接口 (5 v 或者 3 v). 应当
不 超过 dvdd 用 更多 比 0.3 v.
19 DVDD P 数字的 电源. nominally 在 5 v.
20 DGND P 数字的 电源 地面.
21 d10
或者 sdout
做 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 10 的 the 并行的 端口数据 输出 总线.
当 模式 = 3 (串行 模式), 这个输出, 部分 的 这 串行 端口,是 使用 作 一个 串行 数据 输出
同步 至 sclk. 转换 结果 是 贮存ed 在 一个 在-碎片 寄存器. 这 ad7679 提供 这
转换 结果, msb 第一, 从 它的 内部的 变换寄存器. 这 数据 format 是 决定 用 这 逻辑
水平的 的 ob/2c. 在 串行 模式 当 ext/int是 低, sdout 是 有效的 在 两个都 edges 的 sclk. 在 串行
模式 当 ext/int是 高 和 invsclk 是 低, sdout 是updated 在 这 sclk rising 边缘 和 是
有效的 在 这 next 下落 边缘; 如果 invsclk 是 高,sdout 是 updated 在 这 sclk 下落 边缘 和 是
有效的 在 这 next rising 边缘.
22 d11
或者 sclk
di/o 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 11 的这 并行的 端口数据 输出 总线.
当 模式 = 3 (串行 模式), 这个 管脚, 部分 的 这 serial 端口, 是 使用 作 一个 串行 数据 时钟 输入 或者
输出, 依赖 在之上 这 逻辑 状态 的 这 ext/int管脚. 这 起作用的 边缘 在哪里 这 数据 sdout 是
updated 取决于 在之上 这 logic 状态 的 这 invsclk 管脚.
23 d12
或者 同步
做 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 12 的 the 并行的 端口数据 输出 总线.
当 模式 = 3 (串行 模式), 这个输出, 部分 的 这 串行 端口,是 使用 作 一个 数字的 输出 框架
同步 为 使用 和 这 内部的 数据 时钟 (ext/int
= 逻辑 低). 当 一个 读 sequence 是
initiated 和 invsync 是 低, sync 是 驱动 高 和 仍然是高 当 这 sdout 输出 是
有效的. 当 一个 读 sequence 是 initiated 和 invsync 是 高, 同步 是 驱动 低 和 仍然是 低
当 sdout 输出 是 有效的.
24 d13
或者 rderror
做 在 所有 模式 除了 模式 = 3,这个 输出 是 使用 作 位 13 的 the 并行的 端口 data 输出 总线.
在 模式 = 3 (串行 模式) 和 当 ext/ int是 高, 这个 输出, 部分 的这 串行 端口, 是 使用 作 一个
incomplete 读 错误 标记. 在 从动装置 模式, 当 一个数据 读 是 started 一个d 不 完全 当 这
下列的 转换 是 完全, 这 电流数据 是 lost 和 rderror 是 搏动 高.
25–28 d[14:17] 做
位 14 至 位 17 的 这 并行的 端口数据 输出 总线. 这些 管脚 are 总是 输出 regardless 的 这
接口 模式.
29 busy 做
busy 输出. transitions 高 当一个 转换 是 started. 仍然是s 高 直到 这 转换 是
完全 和 这 数据 是latched 在 这 在-碎片 变换 register. 这 下落 边缘 的 busy 可以 是
使用 作 一个 数据 准备好 时钟 信号.
30 DGND P 必须 是 系 至 数字的 地面.
31
RD
DI
读 数据. 当 cs和 rd是 两个都 低, 这 接口 并行的 或者 串行 输出 总线 是 使能.
32
CS
DI
碎片 选择. 当 cs和 rd是 两个都 低, 这 接口 并行的或者 串行 输出 总线 是 使能. cs是
也 使用 至 门 这 外部 时钟.
33 重置 DI
重置 输入. 当 设置 至 一个 逻辑 高, 重置 这 ad7679.电流 转换, 如果 任何, 是 aborted. 如果 不
使用, 这个 管脚 可以 是 系 至 dgnd.
34 pd DI
电源-向下 输入. 当 设置 至 一个 逻辑 高, power 消耗量 是 减少 和 conversions 是
inhibited 之后 这 电流 一个 是 完成.
rev. 0 | 页 9 的 28
: 点此下载
