Bank
号码
vref bank 管脚 名字/函数 optional 函数(s) 配置
函数
F484 B672 F672 F780 dqs 为 x16 dqs 为 x32
DIFFIO
速 (1)
管脚 信息 为 这 stratix™ ep1s20 设备, ver 3.6
(便条 2)
B1 VREF1B1 IO diffio_rx7p AA28 高
B1 VREF1B1 IO diffio_rx7n AA27 高
B1 VREF1B1 IO diffio_tx7p V24 高
B1 VREF1B1 IO diffio_tx7n V23 高
B1 VREF1B1 IO diffio_rx6p/rup1 W21 V6 V6 AA25 高
B1 VREF1B1 IO diffio_rx6n/rdn1 W22 V5 V5 AA26 高
B1 VREF1B1 IO diffio_tx6p V22 高
B1 VREF1B1 IO diffio_tx6n V21 高
B1 VREF1B1 IO diffio_rx5p AB28 高
B1 VREF1B1 IO diffio_rx5n AB27 高
B1 VREF1B1 IO diffio_tx5p U20 Y3 Y3 W23 高
B1 VREF1B1 IO diffio_tx5n U19 Y4 Y4 W24 高
B1 VREF1B1 IO diffio_rx4p W3 W3 AB26 高
B1 VREF1B1 IO diffio_rx4n W4 W4 AB25 高
B1 VREF1B1 IO diffio_tx4p Y6 Y6 W21 高
B1 VREF1B1 IO diffio_tx4n P17 Y5 Y5 W22 高
B1 VREF1B1 VREF1B1 R17 V7 V7 W20
B1 VREF1B1 IO diffio_rx3p Y2 Y2 AC28 高
B1 VREF1B1 IO diffio_rx3n Y1 Y1 AC27 高
B1 VREF1B1 IO diffio_tx3p AA6 AA6 Y21 高
B1 VREF1B1 IO diffio_tx3n P19 AA5 AA5 Y22 高
B1 VREF1B1 IO diffio_rx2p AA2 AA2 AD28 高
B1 VREF1B1 IO diffio_rx2n AA1 AA1 AD27 高
B1 VREF1B1 IO diffio_tx2p AA4 AA4 Y24 高
B1 VREF1B1 IO diffio_tx2n T18 AA3 AA3 Y23 高
B1 VREF1B1 IO diffio_rx1p AB2 AB2 AE28 高
B1 VREF1B1 IO diffio_rx1n AB1 AB1 AE27 高
B1 VREF1B1 IO diffio_tx1p AB4 AB4 AA23 高
B1 VREF1B1 IO diffio_tx1n U18 AB3 AB3 AA24 高
B1 VREF1B1 IO diffio_rx0p AC2 AC2 AF28 高
pt-ep1s20-3.6
版权 © 2006 altera corp.
管脚 列表
页 5 的 41