coolrunner-ii cpld 家族
4
www.xilinx.com
ds090 (v2.5) 六月 28, 2005
产品 规格
R
trol path. 这 bsc 和 isp 块 有 这 jtag 控制
和 在-系统 程序编制 电路.
函数 块
这 coolrunner-ii cpld 函数 blocks 包含 16 mac-
rocells, 和 40 entry sites 为 信号 至 arrive 为 逻辑 cre-
ation 和 连接. 这 内部的 逻辑 engine 是 一个 56
产品 期 pla. 所有 函数 blocks, regardless 的 这
号码 包含 在 这 设备, 是 完全同样的. 为 一个
高-水平的 视图 的 这 函数 块, 看图示 2.
在 这 高 水平的, 它 是 seen 那 这 产品 条款 (p-条款)
reside 在 一个 可编程序的 逻辑 排列 (pla). 这个 结构
是 极其 有伸缩性的, 和 非常 强健的 当 对照的 至
fixed 或者 倾泻 产品 期 函数 blocks.
classic cplds 典型地 有 一个 few 产品 条款 有
为 一个 高-速 path 至 一个 给 macrocell. 它们 rely 在
capturing unused p-条款 从 neighboring macrocells 至
expand 它们的 产品 期 tally, 当 需要. 这 结果 的
这个 architecture 是 一个 能变的 定时 模型 和 这 possibil-
ity 的 stranding unusable 逻辑 在里面 这 fb.
这 pla 是 不同的 — 和 更好的. 第一, 任何 产品 期
能 是 连结 至 任何 或者 门 inside 这 fb macrocell(s).
第二, 任何 逻辑 函数 能 有 作 许多 p-条款 作
需要 连结 至 它 在里面 这 fb, 至 一个 upper 限制 的 56.
第三, 产品 条款 能 是 re-使用 在 多样的 macrocell
或者 功能 所以 那 在里面 一个 fb, 一个 particular logical 产品
需要 仅有的 是 创建 once, 但是 能 是 re-使用 向上 至 16
时间 在里面 这 fb. naturally, 这个 plays 好 和 这 fitting
软件, 这个 identifies 产品 条款 那 能 是 shared.
这 软件 places 作 许多 的 那些 功能 作 它 能
在 fbs, 所以 它 发生 为 自由. 那里 是 非 需要 至 强迫
macrocell 功能 至 是 调整 或者 任何 其它 restriction
保存 residing 在 这 一样 fb, 这个 是 处理 用 这 软-
ware. 功能 需要 不 share 一个 一般 时钟, 一般
设置/重置 或者 一般 输出 使能 至 引领 全部 有利因素 的
这 pla. 也, 每 产品 期 arrives 和 这 一样
时间 延迟 incurred. 那里 是 非 cascade 时间 adders 为
putting 更多 产品 条款 在 这 fb. 当 这 fb 产品
期 budget 是 reached, 那里 是 一个 小 interconnect 定时
penalty 至 route 信号 至 另一 fb 至 continue creating
逻辑. xilinx 设计 软件 handles 所有 这个 automatically.
图示 1:
coolrunner-ii cpld architecture
函数
块 1
函数
块 n
PLA PLA
i/o blocks
i/o blocks
16 16
40 40
16 fb
16 fb
16 16
i/o 管脚
MC1
MC2
MC16
MC1
MC2
MC16
ds090_01_121201
AIM
i/o 管脚
i/o 管脚
直接 输入
bsc 和 isp
时钟 和 控制 信号
bsc path
直接 输入
i/o pi
n
i/o 管脚
i/o 管脚
JTAG
图示 2:
coolrunner-ii cpld 函数 块
PLA
16
40
3
MC1
输出
至 aim
Global
Clocks
Global
设置/重置
MC2
MC16
ds090_02_101001
: 点此下载
