coolrunner-ii cpld 家族
6
www.xilinx.com
ds090 (v2.5) 六月 28, 2005
产品 规格
R
软件. 这 aim 降低 两个都 传播 延迟 和
电源 作 它 制造 attachments 至 这 各种各样的 fbs.
i/o 块
i/o blocks 是 primarily transceivers. 不管怎样, 各自 i/o 是
也 automatically 一致的 和 标准 电压 范围
或者 能 是 编写程序 至 变为 所以. 看
XAPP382
为
详细地 信息 在 coolrunner-ii i/os.
在 增加 至 电压 水平, 各自 输入 能 selectively
arrive 通过 施密特-触发 输入. 这个 adds 一个 小 时间
延迟, 但是 substantially 减少 噪音 在 那 输入 管脚.
大概 500 mv 的 hysteresis 将 是 增加 当
施密特-触发 输入 是 选择. 所有 lvcmos 输入 能
有 hysteresis 输入. hysteresis 也 准许 容易 genera-
tion 的 外部 时钟 电路. 这 施密特-触发 path 是
最好的 seen 在图示 4. 看Table 5为 施密特-触发 com-
patibility 和 i/o standards.
输出 能 是 直接地 驱动, 3-陈述 或者 打开-流 con-
figured. 一个 选择 的 慢 或者 快 回转 比率 输出 信号 是
也 有.Ta bl e 5summarizes 各种各样的 supported volt-
age standards 有关联的 和 明确的 部分 capacities. 所有
输入 和 无能 输出 是 电压 tolerant 向上 至 3.3v.
这 coolrunner-ii 家族 支持 sstl2-1, sstl3-1 和
hstl-1 高-速 i/o standards 在 这 128-macrocell 和
大 设备.图示 4详细信息 这 i/o 管脚, 在哪里 它 是 指出
那 这 输入 需要 comparison 至 一个 外部 谈及-
ence 电压 是 有. 这些 i/o standards 所有 需要
vref 管脚 为 恰当的 运作. 这 coolrunner-ii cpld
准许 任何 i/o 管脚 至 act 作 一个 vref 管脚, granting 这 板
布局 engineer extra 自由 当 laying 输出 这
管脚.不管怎样, 如果 vref 管脚 placement 是 不 完毕 合适的,
额外的 vref 管脚 将 是 必需的, 结果 在 一个 丧失 的
潜在的 i/o 管脚 或者 板 re-工作. 看 xapp399 为
详细信息 关于 vref 管脚 和 它们的 placement.
V
REF
有 管脚-范围 (所需的)东西 那 必须 是 observed.
这 xilinx 软件 aids designers 在 remaining 在里面 这
恰当的 管脚 范围.
Ta ble 5summarizes 这 单独的 结束 i/o 标准 支持
和 显示 这个 standards 需要 v
REF
值 和 板
末端. v
REF
detail 是 给 在 明确的 数据 薄板.
图示 4:
coolrunner-ii cpld i/o 块 图解
使能
至 macrocell
直接 输入
至 aim
4
CTE
PTB
gts[0:3]
CGND
打开 流
从 macrocell
V
CCIO
V
REF
无能
Hysteresis
有 在 128 macrocell 设备 和 大
global 末端
pullup/总线-支撑
ds090_04_121201
表格 5:
coolrunner-ii cpld i/o 标准 summary
IOSTANDARD
Attribute V
CCIO
输入 v
REF
板 末端 电压
(v
TT
) 施密特-触发 支持
LVTTL 3.3 n/一个 n/一个 Optional
LVCMOS33 3.3 n/一个 n/一个 Optional
LVCMOS25 2.5 n/一个 n/一个 Optional
LVCMOS18 1.8 n/一个 n/一个 Optional
LVCMOS15 1.5 n/一个 n/一个 不 optional
hstl_1 1.5 0.75 0.75 不 optional
sstl2_1 2.5 1.25 1.25 不 optional
sstl3_1 3.3 1.5 1.5 不 optional
: 点此下载
