adsp-21161n
–12– rev. 一个
管脚 函数 描述
adsp-21161n 管脚 定义 是 列表 在下. 输入 identified
作 同步的 (s) 必须 满足 定时 (所需的)东西 和 遵守
至 clkin (或者 和 遵守 至 tck 为 tms, tdi). 输入
identified 作 异步的 (一个)能 是 asserted asynchronously
至 clkin (或者 至 tck 为
TRST
).系 或者 拉 unused 输入 至
V
DDEXT
或者 地, 除了 为 这 下列的:
•
ADDR23–0, data47–0, brst, clkout (便条:
这些 管脚 有 一个 逻辑-水平的 支撑 电路 使能 在 这
adsp-21161n dsp 和 id2–0 = 00x.)
•
PA
, ack,
RD
,
WR
,
DMARx
,
DMAGx
, (id2–0 = 00x)
(便条: 这些 管脚 有 一个 pull-向上 使能 在 这 adsp-
21161n dsp 和 id2–0 = 00x.)
•
lxclk, lxack, lxdat7–0 (lxpdrde = 0) (便条:
看 link 端口 缓存区 控制 寄存器 位 定义 在
这 adsp-21161n
sharc dsp 硬件 涉及.
)
•
dxa, dxb, sclkx, spiclk, miso, mosi,
EMU
,
tms,
TRST
, tdi (便条: 这些 管脚 有 一个 拉-向上.)
这 下列的 symbols 呈现 在 这 类型 column 的表格 2:
一个 = 异步的, g = 地面, i = 输入, o = 输出,
p = 电源 供应, s = 同步的, (一个/d) = 起作用的 驱动,
(o/d) = 打开 流, 和 t = 三-状态 (当
SBTS
是
asserted 或者 当 这 adsp-21161n 是 一个 总线 从动装置).
不像 previous sharc processors, 这 adsp-21161n
包含 内部的 序列 阻抗 相等的 至 50
Ω
在 所有
输入/输出 驱动器 除了 这 clkin 和 xtal 管脚.
因此, 为 查出 变长 th一个 六 英寸, 外部 序列
电阻器 在 控制, 数据, 时钟, 或者 框架 同步 管脚 是 不
必需的 至 dampen reflections 从 传递 线条 影响 为
要点-至-要点 连接. 不管怎样, 为 更多 complex
网络 此类 作 一个 星 配置, 序列 末端 是 安静的
推荐.
表格 2. 管脚 函数 描述
管脚 类型 函数
ADDR23
–
0 i/o/t
外部 总线 地址.
这 adsp-21161n 输出 地址 为 external memory 和
peripherals 在 这些 管脚. 在一个 multiprocessor 系统 这 总线 主控 输出 地址 为
读/写 的 这 iop 寄存器 的 其它 adsp-21161ns 当 所有 其它 内部的 记忆
resources 能 是 accessed indirectly 通过 dma控制 (那 是, accessing iop dma 参数
寄存器). 这 adsp-21161n 在puts 地址 当 一个 host处理器 或者 multiprocessing
总线 主控 是 读 或者 writing 它的 iop registers. 一个 keeper 获得 在 这 dsp’s addr23-0
管脚 维持 这 输入 在 这 水平的 它 是 last 驱动. 这个 获得 是 仅有的 使能 在 这
adsp-21161n 和 id2
–
0=00x.
数据47
–
16 i/o/t
外部 总线 数据.
这 adsp-21161n 输入和 输出 数据 和 在structions 在 这些
管脚. 拉-向上 电阻器 在 unused 数据 管脚 是 不 需要. 一个 keeper 获得 在 这 dsp’s
DATA47
–
16 管脚 维持 这 输入 在 这 水平的 它 was last 驱动. 这个 获得 是 仅有的 使能
在 这 adsp-21161n 和 id2
–
0=00x.
便条:
数据15
–
8 管脚 (多路复用 和 l1dat7
–
0) 能 也 是 使用 至 扩展 这 数据 总线 如果
这 link 端口 是 无能 和 将 不 是 使用. 在 增加, data7
–
0 管脚 (多路复用 和
L0DAT7
–
0) 能 也 是 使用 至 扩展 这 数据 总线如果 这 link 端口 是 不 使用. 这个 使能
执行 的 48-位 instructions 从 external sbsram (系统 时钟 速-external 端口), sram
(系统 时钟 速-external 端口) 和 sdram (core 时钟 或者 一个-half 这 核心 时钟 速). 这
ipackx instruction 包装 模式 位 在syscon 应当 是 设置 correctly (ipack1
–
0=0x1)
至 使能 这个 全部 instruction 宽度/非-包装 模式 的 运作.
MS3–0
i/o/t
记忆 选择 线条.
这些 输出 是 asserted (低) 作 碎片选择 为 这 corre-
sponding banks 的 外部 记忆. 记忆 bank sizes 是 fixed 至 16 m words 为 非-
sdram 和 64 m words 为 sdram. 这
MS3–0
输出 是 解码 记忆 地址
线条. 在 异步的 进入 模式, 这
MS3–0
输出 转变 和 这 其它 地址
输出. 在 同步的 进入 模式, 这
MS3–0
输出 assert 和 这 其它 地址
线条; 不管怎样, 它们 deassert 之后 这 第一clkin 循环 在 这个 ack 是 抽样 asserted.
在 一个 multiprocessor 系统, 这
MSx
信号 是 tracked 用 从动装置 sharcs. 这 内部的
地址 24 和 25 是 zeros 和 26 和 27 是 解码 在
MS3–0
.
RD
i/o/t
记忆 读 strobe.
RD
是 asserted whenever adsp-21161n 读 一个 文字 从 外部
记忆 或者 从 这 iop 寄存器 的 other adsp-21161ns. 外部 设备, 包含
其它 adsp-21161ns, 必须 assert
RD
为 读 从 一个 文字 的 这 adsp-21161n iop
寄存器 memory. 在 一个 multiprocessing 系统,
RD
是 驱动 用 这 总线 主控.
RD
有 一个
20 k
Ω
内部的 拉-向上 电阻 那 是 使能 为 dsps 和 id2
–
0=00x.
: 点此下载
