–9–rev. 一个
adsp-21161n
这 串行 端口 运作 在 向上 至 half 这 时钟 比率 的 这 核心,
供应 各自 和 一个 最大 数据 比率 的 50 m 位/s. 这 串行
数据 管脚 是 可编程序的 作 也 一个 传输者 或者 接受者,
供应 更好 flexibility 为 串行 communications. 串行 端口
数据 能 是 automatically transferred 至 和 从 在-碎片
记忆 通过 一个 专心致志的 dma. 各自 的 这 串行 端口 特性
一个 时间 分隔 multiplex (tdm) multichannel 模式, 在哪里
二 串行 端口 是 tdm 传输者 和 二 串行 端口 是
tdm 接受者 (sport0 rx paired 和 sport2 tx,
SPORT1 rx paired 和 sport3 tx). 各自 的 这 串行 端口
也 支持 这 i
2
s 协议 (一个 工业 标准 接口
commonly 使用 用 音频的 codecs, adcs 和 dacs), 和 二
数据 管脚, 准许 四 i
2
s 途径 (使用 二 i
2
s 立体的
设备) 每 串行 端口, 和 一个 最大 的 向上 至 16 i
2
s 途径.
这 串行 端口 准许 little-endi一个 或者 big-endian 传递
formats 和 文字 长度 可选择的 从 3 位 至 32 位. 为
I
2
s 模式, 数据-文字 长度 是 可选择的 在 8 位 和 32
位. 串行 端口 提供 可选择的 同步 和 transmit
模式 作 好 作 optional µ-law 或者 一个-law companding. 串行 端口
clocks 和 框架 syncs 能 是 内部 或者 externally 发生.
串行 附带的 (兼容) 接口
串行 附带的 接口 (spi) 是 一个 工业 标准 synchro-
nous 串行 link, enabling the adsp-21161n spi-兼容
端口 至 communicate 和 其它spi-兼容 设备. spi 是
一个 4-线 接口 consisting 的 二 数据 管脚, 一个 设备 选择
管脚, 和 一个 时钟 管脚. 它 是 一个 全部-duplex 同步的 串行
接口, 支承的 两个都 主控和 从动装置 模式. 这 spi 端口
能 运作 在 一个 multimaster 环境 用 接合 和 向上
至 四 其它 spi-兼容 设备, 也 行为 作 一个 主控 或者
从动装置 设备. 这 adsp-21161n spi-兼容 附带的
implementation 也 特性 可编程序的 波特 比率 和 时钟
阶段/polarities. 这 adsp-21161n spi-兼容 端口 使用
打开 流 驱动器 至 支持 一个multimaster 配置 和 至
避免 数据 contention.
host 处理器 接口
这 adsp-21161n host 接口使能 容易 连接 至
标准 8-位, 16-位, 或者 32-位 微处理器 buses 和 little
额外的 硬件 必需的.这 host 接口 是 accessed
通过 这 adsp-21161n’s 外部 端口. 四 途径 的
dma 是 有 为 这 host 接口; 代号 和 数据 transfers
是 accomplished 和 低 软件overhead. 这 host 处理器
requests 这 adsp-21161n’s 外部 总线 和 这 host 总线
要求 (
HBR
), host 总线 grant (
HBG
), 和 碎片 选择 (cs)
信号. 这 host 能 直接地 读 和 写 这 内部的 iop
寄存器 的 这 adsp-21161n, 和 能 进入 这 dma 频道
建制 和 message 寄存器. dma 建制 通过 一个 host 将 准许
它 至 进入 任何 内部的 记忆 地址 通过 dma transfers.
vector 中断 支持 提供 效率高的 执行 的 host
commands.
一般-目的 i/o 端口
这 adsp-21161n 也 包含 12 可编程序的, 一般
目的 i/o 管脚 那 能 函数 作 也 输入 或者 输出. 作
输出, 这些 管脚 能 信号 peripheral 设备; 作 输入, 这些
管脚 能 提供 这 测试为 conditional branching.
程序 booting
这 内部的 记忆 的 这 adsp-21161n 能 是 booted 在
系统 电源-向上 从 也 一个 8-位 非易失存储器, 一个 host 处理器,
这 spi 接口, 或者 通过 一个的 这 link 端口. 选择 的
这 激励 源 是 控制用 这 激励 记忆 选择 (
BMS
),
eboot (非易失存储器 激励), 和 link/host 激励 (lboot) pins.
8-, 16-, 或者 32-位 host processors 能 也 是 使用 为 booting.
阶段-锁 循环 和 结晶 翻倍 使能
这 adsp-21161n 使用 一个 在-碎片 阶段-锁 循环 (pll)
至 发生 这 内部的 时钟 为 这 核心. 这 clk_cfg1
–
0
管脚 是 使用 至 选择 ratios 的 2:1, 3:1, 和 4:1. 在 增加 至
这 pll ratios, 这
CLKDBL
管脚 能 是 使用 为 更多 时钟
比率 选项. 这 (1
×
/2
×
clkin) 比率 设置 用 这
CLKDBL
管脚 确定 这 比率 的 这 pll 输入 时钟 和 这 比率 在
这个 这 外部 端口 运作. 和 这 结合体 的
clk_cfg1
–
0 和
CLKDBL
, ratios 的 2:1, 3:1, 4:1, 6:1, 和
8:1 在 这 核心 和 clkin 是 supported. 看 也
图示 10 在 页 20.
电源 supplies
这 adsp-21161n 有 独立的 电源 供应 连接 为
这 相似物 (av
DD
/agnd), 内部的 (v
DDINT
), 和 外部
(v
DDEXT
) 电源 供应. 这 内部的 和 相似物 供应 必须
满足 这 1.8 v 必要条件. 这 外部 供应 必须 满足 这
3.3 v 必要条件. 所有 外部 供应 管脚 必须 是 连接
至 这 一样 供应.
便条 那 这 相似物 供应 (av
DD
) powers 这 adsp-21161n’s
时钟 发生器 pll. 至 生产 一个 稳固的 时钟, 提供 一个
外部 电路 至 过滤 这 电源 输入 至 这 av
DD
管脚. 放置
这 过滤 作 关闭 作 可能 至 这 管脚. 为 一个 例子 电路,
看图示 5. 至 阻止 噪音 连接, 使用 一个 宽 查出 为 这
相似物 地面 (agnd) 信号 和 安装 一个 解耦 电容
作 关闭 作 可能 至 这 管脚.
开发 tools
这 adsp-21161n 是 supported 和一个 完全 设置 的 软件
和 硬件 开发 tools, 包含 相似物 设备
emulators 和 visualdsp++
1
开发 环境. 这
一样 emulator 硬件 那 支持 其它 adsp-21xxx dsps,
也 全部地 emulates 这 adsp-21161n.
这 visualdsp++ project 管理 环境 lets pro-
grammers 开发 和 debug 一个 应用. 这个 环境
包含 一个 容易-至-使用 assembler 那 是 为基础 在 一个 algebraic
syntax; 一个 archiver (librarian/library builder), 一个 linker, 一个 loader,
图示 5. 相似物 电源 (av
DD
) 过滤 电路
1
visualdsp++ 是 一个 注册 trademark 的 相似物设备, 公司
10
V
DDINT
0.1
F
0.01
F
AGND
AV
DD
: 点此下载
