4
数据 薄板
512 kbit / 1 mbit / 2 mbit / 4 mbit multi-目的 flash
sst37vf512 / sst37vf010 / sst37vf020 / sst37vf040
©2001 硅 存储 技术, 公司 s71151-02-000 5/01 397
图示 3: P
在
一个
SSIGNMENTS
为
32-
管脚
PDIP
表格 2: P
在
D
ESCRIPTION
标识 管脚 名字 功能
一个
MS
1
-一个
0
1. 一个
MS
= 大多数 重大的 地址
一个
MS
= 一个
15
为 sst37vf512, 一个
16
为 sst37vf010, 一个
17
为 sst37vf020, 和 一个
18
为 sst37vf040
地址 输入 至 提供 记忆 地址.
DQ
7
-dq
0
数据 输入/输出 至 输出 数据 在 读 循环 和 receive 输入 数据 在 程序 循环.
这 输出 是 在 触发-状态 当 oe# 或者 ce# 是 高.
CE# 碎片 使能 至 活动 这 设备 当 ce# 是 低.
WE# 写 使能 至 程序 或者 擦掉 (we# = v
IL
脉冲波 在 程序 或者 擦掉)
OE# 输出 使能 至 门 这 数据 输出 缓存区 在 读 运作 当 低
V
DD
电源 供应 至 提供 3.0v 供应 (2.7-3.6v)
V
SS
地面
NC 非 连接 unconnected 管脚.
t2.1 397
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32-管脚
PDIP
顶 视图
NC
NC
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
DD
WE#
NC
A14
A13
A8
A9
A11
OE#
A10
CE#
DQ7
DQ6
DQ5
DQ4
DQ3
V
DD
WE#
NC
A14
A13
A8
A9
A11
OE#
A10
CE#
DQ7
DQ6
DQ5
DQ4
DQ3
V
DD
WE#
A17
A14
A13
A8
A9
A11
OE#
A10
CE#
DQ7
DQ6
DQ5
DQ4
DQ3
V
DD
WE#
A17
A14
A13
A8
A9
A11
OE#
A10
CE#
DQ7
DQ6
DQ5
DQ4
DQ3
sst37vf512 sst37vf010 sst37vf020 sst37vf040
sst37vf040 sst37vf020 sst37vf010 sst37vf512
NC
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
NC
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
A18
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
V
SS
397 ill f02b.1
: 点此下载
