HY628100B序列
Rev12/Apr.2001
2
描述
这 hy628100b 是 一个 高 速, 低 电源 和
1m 位 cmos 静态的 随机的 进入 记忆
organized 作 131,072 words 用 8bit. 这
hy628100b 使用 高 效能 cmos
处理 技术 和 设计 为 高 速
低 电源 电路 技术. 它 是 particulary 好
suited 为 使用 在 高 密度 低 电源 系统
应用. 这个 设备 有 一个 数据保持
模式 那 guarantees 数据 至 仍然是 有效的 在 一个
最小 电源 供应 电压 的 2.0v.
特性
•
全部地 静态的 运作 和 触发-状态 输出
•
ttl 兼容 输入 和 输出
•
电池 backup(l/ll-部分)
-.2.0v(最小值) 数据 保持
•
标准 管脚 配置
-.32管脚 sop-525mil
-.32管脚TSOPI-8X20(标准)
产品 电压 速 运作 备用物品 电流(ua) 温度
非 (v) (ns) 电流/Icc(毫安) L LL
(
°
C)
HY628100B 4.5~5.5 50*/55/70/85 10 100 20 0~70
HY628100B-E 4.5~5.5 50*/55/70/85 10 100 30 -25~85
HY628100B-I 4.5~5.5 50*/55/70/85 10 100 30 -40~85
comment : 50ns 是 有 和 30pf 测试 加载.
管脚 连接
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
Vcc
A15
/我们
A13
A8
A9
A11
/oe
A10
/cs1
i/o8
i/o7
i/o6
i/o5
i/o4
NC
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
i/o1
i/o2
i/o3
Vss
CS2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
/oe
A10
DQ8
DQ7
DQ6
DQ5
DQ4
Vss
DQ3
DQ2
DQ1
A0
A1
A2
A3
A11
A9
A8
A13
/我们
CS2
A15
Vcc
NC
A16
A14
A12
A7
A6
A5
A4
/cs1
SOPTSOP-i(标准)
管脚 描述 块 图解
管脚 名字 管脚 函数
/cs1 碎片 选择 1
CS2 碎片 选择 2
/我们 写 使能
/oe 输出 使能
a0 ~ a16 地址 输入s
i/o1 ~ i/o8 数据 输入s/输出s
Vcc 电源(4.5v~5.5v)
Vss 地面
记忆 排列
128k x 8
行
解码器
sense 放大
写 驱动器
数据 i/o
缓存区
i/o1
i/o8
COLUMN
解码器
增加 输入
缓存区
A0
A16
控制
逻辑
/cs1
CS2
/oe
/我们
: 点此下载
