5-7
modem 状态 寄存器 (msr)
这 msr 准许 这 cpu 至 读 这 modem 信号 输入
用 accessing 这 数据 总线 接口 的 这 82c52. 像 所有 的
这 寄存器 images 的 外部 管脚 在 这 82c52, 真实 逻辑
水平 是 represented 用 一个 高 (1) 信号 水平的. 用 下列的
这个 consistent definition, 这 系统 软件 需要 不 是
影响 和 whether 外部 信号 是 高 或者 低 真实.
在 particular, 这 modem 信号 输入 是 低 真实, 因此 一个 0
(真实 assertion) 在 一个 modem 输入 管脚 是 represented 用 一个 1
(真实) 在 这 msr.
任何 改变 的 状态 在 任何 modem 输入 信号 将 设置 这
modem 状态 (ms) 位 在 这 usr 寄存器. 当 这个 hap-
pens, 一个 中断 (intr) 将 是 发生 如果 这 mien 和
inten 位 的 这 mcr 是 使能.
这 数据 设置 准备好 (dsr) 输入 是 一个 状态 指示信号 从
这 modem 至 这 82c52 这个 indicates 那 这 modem 是
准备好 至 提供 received 数据 至 这 82c52 接受者 cir-
cuitry.
clear 至 send (cts) 是 两个都 一个 状态 和 控制 信号 从
这 modem 那 tells 这 82c52 那 这 modem 是 准备好 至
receive transmit 数据 从 这 82c52 传输者 输出
(sdo). 一个 高 (false) 水平的 在 这个 输入 将 inhibit 这 82c52
从 beginning 传递 和 如果 asserted 在 这 middle 的
一个 传递 将 仅有的 准许 这 82c52 至 finish transmis-
sion 的 这 电流 character.
接受者 缓存区 寄存器 (rbr)
这 接受者 电路系统 在 这 82c52 是 可编程序的 为 5, 6,
7 或者 8 数据 位 每 character. 为 words 的 较少 比 8 位,
这 数据 是 正确的 justified 至 这 least significant 位 (lsb =
d0). 位 d0 的 一个 数据 文字 是 总是 这 first 数据 位
received. 这 unused 位 在 一个 较少 比 8-位 文字, 在 这
并行的 接口, 是 设置 至 一个 逻辑 零 (0) 用 这 82c52.
received 数据 在 这 sdi 输入 管脚 是 shifted 在 这
接受者 寄存器 用 一个 内部的 1x 时钟 这个 有 被
同步 至 这 新当选的 数据 为基础 在 这 位置 的
这 开始 位. 当 一个 完全 character 有 被 shifted
在 这 接受者 寄存器, 这 聚集 数据 位 是 par-
allel 承载 在 这 接受者 缓存区 寄存器. 两个都 这 dr
输出 管脚 和 dr flag 在 这 usr 寄存器 是 设置. 这个 dou-
ble buffering 的 这 received 数据 准许 持续的 recep-
tion 的 数据 没有 losing 任何 的 这 received 数据.
当 这 接受者 寄存器 是 shifting 一个 新 character 在
这 82c52, 这 接受者 缓存区 寄存器 是 支持 一个 previ-
ously received character 为 这 系统 cpu 至 读. 失败
至 读 这 数据 在 这 rbr 在之前 完全 reception 的 这
next character 能 结果 在 这 丧失 的 这 数据 在 这
接受者 寄存器. 这 oe flag 在 这 usr 寄存器 indicates
这 overrun 情况.
传输者 缓存区 寄存器 (tbr)
这 传输者 缓存区 寄存器 (tbr) accepts 并行的 数据
从 这 数据 总线 (d0-d7) 和 holds 它 直到 这 传输者
寄存器 是 empty 和 准备好 至 接受 一个 新 character 为
传递. 这 传输者 总是 有 这 一样 文字
长度 和 号码 的 停止 位 作 这 接受者. 为 words 的
较少 比 8 位 这 unused 位 在 这 微处理器 数据
总线 是 ignored 用 这 传输者.
D7 D6 D5 D4 D3 D2 D1 D0
parity 错误
(pe)
0 = 非 错误
1 = 错误
framing 错误
(fe)
0 = 非 错误
1 = 错误
overrun 错误
(oe)
0 = 非 错误
1 = 错误
Received
破裂 (rbrk)
0 = 非 破裂
1 = 破裂
modem 状态
(ms)
0 = 非 状态
改变
1 = 状态
改变
传递
完全
(tc)
0 = 不
完全
1 = 完全
传输者
缓存区 寄存器
empty (tbre)
0 = 不 empty
1 = empty
数据 准备好
(dr)
0 = 不 准备好
1 = 准备好
图示 5. USR
D7 D6 D5 D4 D3 D2 D1 D0
clear 至 send
(cts)
0 = false
1 = truer
数据 设置
准备好 (dsr)
0 = false
1 = 真实
0
0
Undefined
图示 6. MSR
D7 D6 D5 D4 D3 D2 D1 D0
位 0
位 1
位 2
位 3
位 4
位 5
位 6
位 7
图示 7. RBR
D7 D6 D5 D4 D3 D2 D1 D0
位 0
位 1
位 2
位 3
位 4
位 5
位 6
位 7
图示 8. TBR
5-位
文字
6-位
文字
7-位
文字
8-位
文字
5-位
文字
6-位
文字
7-位
文字
8-位
文字
82C52
: 点此下载
