首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:696523
 
资料名称:VSC7212
 
文件大小: 504.05K
   
说明
 
介绍:
Gigabit Interconnect Chip
 
 


: 点此下载
  浏览型号VSC7212的Datasheet PDF文件第2页
2
浏览型号VSC7212的Datasheet PDF文件第3页
3
浏览型号VSC7212的Datasheet PDF文件第4页
4
浏览型号VSC7212的Datasheet PDF文件第5页
5

6
浏览型号VSC7212的Datasheet PDF文件第7页
7
浏览型号VSC7212的Datasheet PDF文件第8页
8
浏览型号VSC7212的Datasheet PDF文件第9页
9
浏览型号VSC7212的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ESE
半导体 公司
VITESSE
半导体 公司
初步的 数据 薄板
VSC7212
gigabit interconnect 碎片
页 6
g52268-0, rev 3.3
04/10/01
©
VITESSE
半导体 公司
741 calle plano
camarillo, ca 93012
电话: (800)-vitesse
传真: (805) 987-5896
email: prodinfo@vitesse.com
互联网: www.vitesse.com
文字 同步 一代
这 vsc7212 能 执行 碎片-至-碎片 排成直线 (也 涉及 至 作
文字 排成直线
或者
文字 同步
),
meaning 那 这 receive 数据 输出 streams 从 多样的 碎片 是 排整齐 此类 那 这 一样 n-字节 文字
提交 至 这 n transmit 途径 为 serialization 将 是 transferred 在 这 receive 频道 并行的 输出.
这 文字 同步 sequence 提供 一个 唯一的 同步 要点 在 这 串行 数据 stream 那 是 使用 至 排整齐
这 receive 途径. 这个 sequence 组成 的 16 consecutive k28.5 空闲 characters 和 disparity reversals
在 这 第二 和 fourth characters. 这 文字 同步 sequence 是 sent 也 作
i+ i+ i- i- i+ i- i+ i- i+ i- i+ i-
i+ i- i+ i-
或者 作
i- i- i+ i+ i- i+ i- i+ i- i+ i- i+ i- i+ i- i+
, 取决于 在 这 传输者
s 运动 disparity 在
这 时间 这 第一 空闲 character 是 serialized.
传递 的 这 文字 同步 sequence 是 initiated 当 这 wsen 输入 是 asserted 高 为 一个
character 时间 (看 图示 5). 当 wsen 是 高, 这 c/d 和 t(7:0) 输入 是 ignored. 这 wsen, c/d
和 t(7:0) 输入 是 也 ignored 为 这 subsequent 15 character 时间. 在 图示 5, 这 文字 同步 sequence
是 initiated 在 循环 w1 和 transmitted 通过 循环 w16. 正常的 数据 传递 (或者 这 传递 的
另一 文字 同步 sequence) 重新开始 在 循环 d3. 这个 图示 是 描绘 假设 那 输入 定时 是
关联 至 refclk (e.g. tmode(2:0)=000) 和 这 双 输入 低. 作 长 作 wsen 仍然是
asserted, 另一 文字 同步 sequence 将 是 发生.
图示 5: 文字 同步 sequence 一代
Serializer
这 10-位 输出 从 这 encoder (或者 从 这 skew 缓存区 如果 endec 是 低) 是 喂养 在 一个 多路调制器
这个 serializes 这 并行的 数据 使用 这 synthesized transmit 时钟. 这 least 重大的 位 的 这 10b 数据 是
transmitted 第一. 这 vsc7212 有 两个都 primary 和 redundant 串行 输出 端口, ptx 和 rtx, 各自,
这个 组成 的 差别的 pecl 输出 缓存区 运行 在 也 10 或者 20 时间 这 refclk 比率. 这
primary 和 redundant 传输者 输出 是 separately controllable. 这 primary pecl 输出 ptx 是
使能 当 这 ptxen 输入 是 高, 和 这 redundant pecl 输出 rtx 是 使能 当 这 rtxen
输入 是 高. 当 一个 pecl 输出 是 无能, 这 有关联的 输出 缓存区 做 不 consume 电源 和 这
连结 管脚 是 un-驱动.
REFCLK
WSEN
c/d
t(7:0)
0x020x01 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX 0x040x03
D2D1 W2W1 W4W3 W6W5 W8W7 W10W9 W12W11 W14W13 W16W15 D4D3
tx+/-
d2.0+d1.0+ k28.5+k28.5+ k28.5-k28.5- k28.5-k28.5+ k28.5-k28.5+ k28.5-k28.5+ k28.5-k28.5+ k28.5-k28.5+ k28.5-k28.5+ d4.0-d3.0+
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com