g52154-0, rev 4.2
VITESSE
半导体 公司
页 5
3/19/99
741 calle plano, camarillo, ca 93012 • 805/388-3700 • 传真: 805/987-5896
VITESSE
半导体 公司
数据 薄板
VSC8113
atm/sonet/sdh 622 mb/s transceiver mux/demux
和 整体的 时钟 一代 和 时钟 恢复
图示 3: facility loopback 数据 path
设备 loopback
这 设备 loopback 函数 是 控制 用 这 equloop 信号. 当 这 equloop 信号 是
设置 高, 这 设备 loopback 模式 是 使活动 和 这 高 速 transmit 数据 发生 从 这 paral-
lel 至 串行 转换 的 这 低 速 数据 (txin[7:0]) 是 选择 和 转变 后面的 至 并行的 数据 在 这
接受者 部分 和 提交 在 这 低 速 并行的 输出 (rxout[7:0]). 看 图示 4. 这 内部
发生 155/622mhz 时钟 是 使用 至 发生 这 低 速 receive 时钟 输出 (rxlsckout). 在 配备-
ment loopback 模式 这 transmit 数据 (txin[7:0]) 是 serialized 和 提交 在 这 高 速 输出
(txdataout) along 和 这 高 速 transmit 时钟 (txclkout) 这个 是 发生 用 这 在-碎片
时钟 乘法器 单位.
cru 设备 loopback
exactly 这 一样 作 设备 loopback, 这 要点 在哪里 这 transmit 数据 是 looped 后面的 是 moved 所有 这
方法 后面的 至 这 高 速 i/o. 当 这 crueqlp 信号 是 设置 高, transmit 数据 是 looped 后面的 至 这
cru, replacing rxdatain±
图示 4: 设备 loopback 数据 path
D
Q
D
Q
1:8
串行 至
并行的
Q
D
RXDATAIN
TXDATAOUT
rxout[7:0]
Q
D
txin[7:0]
8:1
并行的 至
串行
PLL
0
1
0
1
CRU
TXCLKOUT
FACLOOP
RXCLKIN
0
1
Recovered
时钟
D
Q
D
Q
1:8
串行 至
并行的
Q
D
RXDATAIN
TXDATAOUT
rxout[7:0]
Q
D
8:1
并行的 至
串行
txin[7:0]
÷
8
PLL
÷
8
RXLSCKOUT
TXLSCKIN
TXLSCKOUT
TXCLKOUT
0
1
EQULOOP
: 点此下载
