VT82C693
初步的 修订 0.3
12月 9, 1998 -
1- 特性
7HFKQRORJLHV ,qf
:h&放大;
:h&放大;r
RQ
QQ
QHFW
HFW
通过 vt82c693
一个
POLLO
P
RO
-p
LUS
66 / 100 mhz
单独的-碎片 slot-1/插座 370 北 桥
为 desktop 和 mobile pc 系统
和 agp 和 pci
加 先进的 ecc 记忆 控制
支承的 sdram, vcm, edo, 和 fpg
•
agp / pci / isa mobile 和 深的 绿色 pc 准备好
−
gtl+ 一致的 host 总线 支持 写-联合的 循环
−
支持 separately powered 3.3v (5v tolerant) 接口 至 系统 记忆, agp, 和 pci 总线
−
modular 电源 管理 和 时钟 控制 为 mobile 系统 产品
−
联合的 和 通过 vt82c596a 南 桥 碎片 为 状态-的-这-艺术 系统 电源 管理
•
高 integration
−
单独的 碎片 implementation 为 64-位 slot-1/插座 370 cpu, 64-位 系统 memory, 32-bit pci 和 32-bit agp
接口
−
apollo pro-加
chipset:
VT82C693
系统 控制 和
VT82C596A
pci 至 isa 桥
−
chipset 包含 ultradma-33 eide, usb, 和 键盘 / ps2-mouse 接口 加 rtc / cmos 在 碎片
•
高 效能 cpu 接口
−
支持 slot-1 和 插座 370 (intel pentium ii
TM
和 celeron
TM
) processors
−
66 / 100 mhz cpu front 一侧 总线 (fsb)
−
建造-在 pll (阶段 锁 循环) 电路系统 为 最优的 skew 控制 在里面 和 在 clocking regions
−
five 优秀的 transactions (四 在-顺序 queue (ioq) 加 一个 输入 获得)
−
支持 wc (写 结合) 循环
−
动态 deferred transaction 支持
−
睡眠 模式 支持
−
系统 管理 中断, 记忆 remap 和 stpclk mechanism