VT82C693
初步的 修订 0.3
12月 9, 1998 -
3- 特性
7HFKQRORJLHV ,qf
:h&放大;
:h&放大;r
RQ
QQ
QHFW
HFW
•
先进的 高-效能 dram 控制
−
dram 接口 同步的 和 host cpu (66/100 mhz) 或者 agp (66mhz) 为 大多数 有伸缩性的 配置
−
concurrent cpu, agp, 和 pci 进入
−
支持 fp, edo, sdram 和 vcm sdram 记忆 类型
−
不同的 dram 类型 将 是 使用 在 mixed 结合体
−
不同的 dram 定时 为 各自 bank
−
动态 时钟 使能 (cke) 控制 为 sdram 电源 减少 在 高 速 系统
−
mixed 1m / 2m / 4m / 8m / 16mxn drams
−
8 banks 向上 至 1gb drams (128mb dram 技术)
−
有伸缩性的 行 和 column 地址
−
64-位 数据 宽度 仅有的
−
3.3v dram 接口 和 5v-tolerant 输入
−
可编程序的 i/o 驱动 能力 为 毫安, command, 和 md 信号
−
双 copies 的 毫安 信号 为 改进 驱动
−
optional bank-用-bank ecc (单独的-位 错误 纠正 和 multi-位 错误 发现)
或者 ec (错误 checking 仅有的) 为 dram integrity
−
二-bank interleaving 为 16mbit sdram 支持
−
二-bank 和 四 bank interleaving 为 64mbit sdram 支持
−
支持 最大 8-bank interleave (i.e., 8 页 打开 同时发生地); banks 是 allocated 为基础 在 lru
−
独立 sdram 控制 为 各自 bank
−
seamless dram command scheduling 为 最大 dram 总线 utilization
(e.g., precharge 其它 banks 当 accessing 这 电流 bank)
−
四 cache 线条 (16 quadwords) 的 cpu 至 dram 写 缓存区
−
四 cache 线条 的 cpu 至 dram 读 prefetch 缓存区
−
读 周围 写 能力 为 非-stalled cpu 读
−
speculative dram 读 在之前 snoop 结果
−
burst 读 和 写 运作
−
x-2-2-2-2-2-2-2 后面的-至-后面的 accesses 为 edo dram 从 cpu 或者 从 dram 控制
−
x-1-1-1-1-1-1-1 后面的-至-后面的 accesses 为 sdram
−
bios shadow 在 16kb increment
−
decoupled 和 burst dram refresh 和 staggered ras 定时
−
cas 在之前 ras 或者 自 refresh
•
mobile 系统 支持
−
动态 电源 向下 的 sdram (cke)
−
独立 时钟 停止 控制 为 cpu / sdram, agp, 和 pci 总线
−
pci 和 agp 总线 时钟 run 和 时钟 发生器 控制
−
vtt suspend 电源 平面 preserves 记忆 数据
−
suspend-至-dram 和 自-refresh 运作
−
edo 自-refresh 和 sdram 自-refresh 电源 向下
−
8 字节 的 bios scratch 寄存器
−
低-泄漏 i/o 焊盘
•
建造-在 与非-tree 管脚 scan 测试 能力
•
3.3v, 0.35um, 高 速 / 低 电源 cmos 处理
•
35 x 35 mm, 492 管脚 bga 包装