VT82C693
初步的 修订 0.3
12月 9, 1998 -
2- 特性
7HFKQRORJLHV ,qf
:h&放大;
:h&放大;r
RQ
QQ
QHFW
HFW
•
全部 featured accelerated graphics 端口 (agp) 控制
−
同步的 和 pseudo-同步的 和 这 host cpu 总线 和 最优的 skew 控制
PCI AGP
CPU 模式
33 mhz 66 mhz 100 mhz 3x 同步的
33 mhz 66 mhz 66 mhz 2x 同步的
−
agp v2.0 一致的
−
支持 sideband 寻址 (sba) 模式 (非-多路复用 地址 / 数据)
−
支持 133mhz 2x 模式 为 ad 和 sba signaling
−
pipelined 分割-transaction 长-burst transfers 向上 至 533 mb/秒
−
第八 水平的 读 要求 queue
−
四 水平的 posted-写 要求 queue
−
thirty-二 水平的 (quadwords) 读 数据 先进先出 (128 字节)
−
十六 水平的 (quadwords) 写 数据 先进先出 (64 字节)
−
intelligent 要求 reordering 为 最大 agp 总线 utilization
−
支持 完全齐平/fence commands
−
graphics 地址 relocation 表格 (gart)
−
一个 水平的 tlb 结构
−
十六 entry 全部地 associative 页 表格
−
lru 替换 scheme
−
独立 gart lookup 控制 为 host / agp / pci 主控 accesses
−
windows 95 osr-2 vxd 和 整体的 windows 98 / nt5 miniport 驱动器 支持
•
concurrent pci 总线 控制
−
pci buses 是 同步的 / pseudo-同步的 至 host cpu 总线
−
33 mhz 运作 在 这 primary pci 总线
−
66 mhz pci 运作 在 这 agp 总线
−
pci-至-pci 桥 配置 在 这 66mhz pci 总线
−
支持 向上 至 five pci masters
−
peer concurrency
−
concurrent 多样的 pci 主控 transactions; i.e., 准许 pci masters 从 两个都 pci buses 起作用的 在 这 一样 时间
−
零 wait 状态 pci 主控 和 从动装置 burst 转移 比率
−
pci 至 系统 记忆 数据 streaming 向上 至 132mbyte/秒
−
pci 主控 snoop ahead 和 snoop 过滤
−
二 线条 的 cpu 至 pci posted 写 缓存区
−
字节 merging 在 这 写 缓存区 至 减少 这 号码 的 pci 循环 和 至 create 更远 pci bursting possibilities
−
增强 pci command optimization (mrl, mrm, mwi, 等.)
−
forty-第八 水平 (翻倍-words) 的 邮递 写 缓存区 从 pci masters 至 dram
−
十六 水平 (翻倍-words) 的 prefetch 缓存区 从 dram 为 进入 用 pci masters
−
延迟 transaction 从 pci 主控 accessing dram
−
读 caching 为 pci 主控 读 dram
−
transaction 计时器 为 fair arbitration 在 pci masters (granularity 的 二 pci clocks)
−
symmetric arbitration 在 host/pci 总线 为 优化 系统 效能
−
完全 steerable pci 中断
−
pci-2.1 一致的, 32 位 3.3v pci 接口 和 5v tolerant 输入
: 点此下载
