VT82C693
初步的 修订 0.3
12月 9, 1998 -
4- Overview
7HFKQRORJLHV ,qf
:h&放大;
:h&放大;r
RQ
QQ
QHFW
HFW
O
VERVIEW
这
apollo pro-加
是 一个 高 效能, 费用-有效的 和 活力 效率高的 碎片 设置 为 这 implementation 的 agp / pci / isa
desktop 和 notebook 个人的 计算机 系统 从 66 mhz 至 100 mhz 为基础 在 64-位 插座 370 和 slot-1 (intel
pentium-ii 和 celeron) 超级的-scalar processors.
PCKRUN#
PCLK
MCLK
HCLK
slot-1 或者 插座 370
host cpu
CKE#
记忆 总线
SMBus
ISA
VT82C693
apollo pro-加
北 桥
492 bga
SDRAM
edo,
或者 fpg
3D
Graphics
控制
agp 总线
PCISTP#
电源 平面 &放大; 附带的 控制
bios 只读存储器
GCKRUN#
pci 总线
ide ata/33
USB
gpio 和 acpi events
VT82C596A
mobile 南
324 bga
Ke
y板 / mouse
CPUSTP#
时钟
发生器
HCLK
GCLK
PCLK
smi# / stpclk# / slp#
susclk,
SUSST1#
SMIACT#
时钟
缓存区
图示 1. apollo pro-加 系统 块 图解 使用 这 vt82c596a mobile 南 桥
这 apollo pro-加 碎片 设置 组成 的 这 vt82c693 系统 控制 (492 管脚 bga) 和 这 vt82c596a pci 至 isa 桥
(324 管脚 bga). 这 系统 控制 提供 更好的 效能 在 这 cpu, dram, agp bus, 和 pci 总线 和
pipelined, burst, 和 concurrent 运作.
这 vt82c693 支持 第八 banks 的 drams 向上 至 1gb. 这 dram 控制 支持 标准 快 页 模式 (fpm)
dram, edo-dram, 和 同步的 dram (sdram), 在 一个 有伸缩性的 混合 / 相一致 manner. 这 同步的 dram 接口
准许 零 wait 状态 bursting 在 这 dram 和 这 数据 缓存区 在 100 mhz. 这 第八 banks 的 dram 能 是 composed
的 一个 arbitrary mixture 的 1m / 2m / 4m / 8m / 16mxn drams. 这 dram 控制 也 支持 optional ecc (单独的-位
错误 纠正 和 multi-位 发现) 或者 ec (错误 checking) 能力 separately 可选择的 在 一个 bank-by-bank basis. 这
dram 控制 能 run 在 也 这 host cpu 总线 频率 (66 /100 mhz) 或者 在 这 agp 总线 频率 (66 mhz) 和 built-in
pll 定时 控制.
这 vt82c693 系统 控制 也 支持 全部 agp v2.0 能力 为 最大 总线 utilization 包含 2x 模式 transfers,
sba (sideband 寻址), 完全齐平/fence commands, 和 pipelined grants. 一个 第八 水平的 要求 queue 加 一个 四 水平的 post-
写 要求 queue 和 thirty-二 和 十六 quadwords 的 读 和 写 数据 先进先出's 各自 是 包含 为 深的
pipelined 和 分割 agp transactions. 一个 单独的-水平的 gart tlb 和 16 全部 associative entries 和 有伸缩性的 cpu / agp / pci
remapping 控制 是 也 提供 为 运作 下面 保护 模式 运行 环境. 两个都 windows-95 vxd 和
windows-98 / nt5 miniport 驱动器 是 supported 为 interoperability 和 主要的 agp-为基础 3d 和 dvd-有能力 多媒体
accelerators.
这 vt82c693 支持 二 32-位 3.3 / 5v 系统 buses (一个 agp 和 一个 pci) 那 是 同步的 / pseudo-synchronous 至
这 cpu 总线. 这 碎片 也 包含 一个 建造-在 总线-至-总线 桥 至 准许 同时发生的 concurrent 行动 在 各自 总线. five
水平 (doublewords) 的 邮递 写 缓存区 是 包含 至 准许 为 concurrent cpu 和 pci 运作. 为 pci 主控 operation,
forty-第八 水平 (doublewords) 的 邮递 写 缓存区 和 十六 水平 (doublewords) 的 prefetch 缓存区 是 包含 为
concurrent pci 总线 和 dram/cache accesses. 这 碎片 也 支持 增强 pci 总线 commands 此类 作 记忆-读-线条,
记忆-读-多样的 和 记忆-写-invalid commands 至 降低 snoop overhead. 在 增加, 先进的 特性 是
supported 此类 作 snoop ahead, snoop 过滤, l1 写-后面的 向前 至 pci 主控, 和 l1 write-back merged 和 pci 邮递
: 点此下载
