2-7
设备 XC4002A 4003/3a 4003H 4004A 4005/5a 4005H 4006 4008 4010/10d 4013/13d 4020 4025
appr. 门 计数
2,000 3,000 3,000 4,000 5,000 5,000 6,000 8,000 10,000 13,000 20,000 25,000
clb 矩阵变换
8 x 8 10 x 10 10 x 10 12 x 12 14 x 14 14 x 14 16 x 16 18 x 18 20 x 20 24 x 24 28 x 28 32 x 32
号码 的 clbs
64 100 100 144 196 196 256 324 400 576 784 1,024
号码 的 flip-flops
256 360 200 480 616 392 768 936 1,120 1,536 2,016 2,560
最大值 decode 输入
24 30 30 36 42 42 48 54 60 72 84 96
(每 一侧)
最大值 内存 位
2,048 3,200 3,200 4,608 6,272 6,272 8,192 10,368 12,800* 18,432* 25,088 32,768
号码 的 iobs
64 80 160 96 112 192 128 144 160 192 224 256
*xc4010d 和 xc4013d 有 非 内存
xc4000, xc4000a, xc4000h
逻辑 cell 排列 families
产品 描述
描述
这 xc4000 families 的 地方-可编程序的 门 arrays
(fpgas) 提供 这 益处 的 custom cmos vlsi, 当
avoiding 这 最初的 费用, 时间 延迟, 和 固有的 风险 的 一个
常规的 masked 门 排列.
这 xc4000 families 提供 一个 regular, 有伸缩性的, 程序-
mable architecture 的 configurable 逻辑 blocks (clbs),
interconnected 用 一个 powerful hierarchy 的 多功能的 routing
resources, 和 surrounded 用 一个 perimeter 的 程序-
mable 输入/输出 blocks (iobs).
xc4000-家族 设备 有 generous routing resources 至
accommodate 这 大多数 complex interconnect patterns.
xc4000a 设备 有 减少 sets 的 routing resources,
sufficient 为 它们的 小 大小. xc4000h 高 i/o 设备
维持 这 一样 routing resources 和 clb 结构 作
这 xc4000 家族, 当 nearly doubling 这 有 i/o.
这 设备 是 customized 用 加载 配置 数据
在 这 内部的 记忆 cells. 这 fpga 能 也 actively
读 它的 配置 数据 输出 的 外部 串行 或者 字节-
并行的 prom (主控 模式), 或者 这 配置 数据
能 是 写 在 这 fpga (从动装置 和 附带的 模式).
这 xc4000 families 是 supported 用 powerful 和 所以-
phisticated 软件, covering 每 aspect 的 设计: 从
图式 entry, 至 simulation, 至 自动 块 放置-
ment 和 routing 的 interconnects, 和 最终 这 creation
的 这 配置 位 stream.
自从 xilinx fpgas 能 是 reprogrammed 一个 unlimited
号码 的 时间, 它们 能 是 使用 在 革新的 设计
在哪里 硬件 是 changed dynamically, 或者 在哪里 hard-
ware 必须 是 adapted 至 不同的 用户 产品. fpgas
是 完美的 为 shortening 这 设计 和 开发 循环,
但是 它们 也 提供 一个 费用-有效的 解决方案 为 生产
比率 好 在之外 1000 系统 每 month.
特性
•
第三 一代 地方-可编程序的 门 arrays
– abundant flip-flops
– 有伸缩性的 函数 发生器
– 在-碎片 过激-快 内存
– 专心致志的 高-速 carry-传播 电路
– 宽 边缘 decoders
– hierarchy 的 interconnect 线条
– 内部的 3-状态 总线 能力
– 第八 global 低-skew 时钟 或者 信号 分发
网络
•
有伸缩性的 排列 architecture
– 可编程序的 逻辑 blocks 和 i/o blocks
– 可编程序的 interconnects 和 宽 decoders
•
sub-micron cmos 处理
– 高-速 逻辑 和 interconnect
– 低 电源 消耗量
•
系统-朝向 特性
– ieee 1149.1-兼容 boundary-scan 逻辑 支持
– 可编程序的 输出 回转 比率
– 可编程序的 输入 拉-向上 或者 拉-向下 电阻器
– 12-毫安 下沉 电流 每 输出 (xc4000 家族)
– 24-毫安 下沉 电流 每 输出 (xc4000a 和
xc4000h families)
•
配置 用 加载 二进制的 文件
– unlimited reprogrammability
– 六 程序编制 模式
•
xact 开发 系统 runs 在 ’386/’486-类型 pc,
nec pc, apollo, sun-4, 和 hewlett-packard 700
序列
– 接口 至 popular 设计 环境 像
viewlogic, mentor graphics 和 orcad
– 全部地 自动 partitioning, placement 和 routing
– interactive 设计 editor 为 设计 optimization
– 288 macros, 34 hard macros, 内存/只读存储器 compiler
表格 1. 这 xc4000 families 的 地方-可编程序的 门 arrays
: 点此下载
