数据 薄板 13 rev. 1.6, 2004-12
hyb25d256[16/40/80]0c[e/c/f/t](l)
256 Mbit 翻倍-数据-比率 SDRAM
管脚 配置
k7, 29 A0 I SSTL
地址 总线 11:0
便条: 提供 这 行 地址 为 起作用的 commands, 和 这
column 地址 和 自动 precharge 位 为 读/写
commands, 至 选择 一个 location 输出 的 这 记忆 排列
在 这 各自的 bank. a10 是 抽样 在 一个 precharge
command 至 决定 whether 这 precharge 应用 至
一个 bank (a10 低) 或者 所有banks (a10 高). 如果 仅有的 一个
bank 是 至 是 precharged, 这 bank 是 选择 用 ba0, ba1.
这 地址 输入 也 提供 这 运算-代号 在 一个 模式
寄存器 设置 command.
l8, 30 A1 I SSTL
l7, 31 A2 I SSTL
m8, 32 A3 I SSTL
m2, 35 A4 I SSTL
l3, 36 A5 I SSTL
l2, 37 A6 I SSTL
k3, 38 A7 I SSTL
k2, 39 A8 I SSTL
j3, 40 A9 I SSTL
k8, 28 A10 I SSTL
AP I SSTL
j2, 41 A11 I SSTL
h2, 42 A12 I SSTL
地址 信号 12
便条: 256 mbit 或者 大 dies
NC NC —
便条: 128 mbit 或者 小 dies
f9, 17 A13 I SSTL
地址 信号 13
便条: 1 gbit 为基础 dies
NC NC —
便条: 512 mbit 或者 小 dies
数据 信号
×
4 organization
b7, 5 DQ0 i/o SSTL
数据 信号 3:0
d7, 11 DQ1 i/o SSTL
d3, 56 DQ2 i/o SSTL
b3, 62 DQ3 i/o SSTL
数据 strobe
×
4
organisation
e3, 51 DQS i/o SSTL
数据 strobe
便条: 输出 和 读 数据, 输入和 写 数据. 边缘-排整齐
和 读 数据, 集中 在 write 数据. 使用 至 俘获 写
数据.
数据 掩饰
×
4
organization
f3, 47 DM I SSTL
数据 掩饰:
便条: dm 是 一个 输入 掩饰 signal 为 写 数据. 输入 数据 是
masked 当 dm 是 抽样高 coincident 和 那
输入 数据 在 一个 写 进入. dm 是 抽样 在 两个都
edges 的 dqs. 虽然 dm 管脚 是 输入 仅有的, 这 dm
加载 matches 这dq 和 dqs 加载.
表格 4 管脚 配置 的 ddr sdram
ball#/pin# 名字 管脚
类型
缓存区
类型
函数
: 点此下载
