数据 薄板 9 rev. 1.6, 2004-12
256 Mbit 翻倍-数据-比率 SDRAM
DDR SDRAM
hyb25d256[40/80/16]0ce(l)
hyb25d256[40/80/16]0c[t/c/f]
1Overview
1.1 特性
• 翻倍 数据 比率 architecture: 二 数据 transfers 每 时钟 循环
• 双向的 数据 strobe (dqs) 是 transmitted 和 received 和 数据, 至 是 使用 在 capturing 数据 在 这
接受者
• dqs 是 边缘-排整齐 和 数据 为 读 和 是 中心-排整齐 和 数据 为 写
• 差别的 时钟输入 (ck 和 ck
)
• 四 内部的 banks 为 concurrent 运作
• 数据 掩饰 (dm) 为 写 数据
• dll aligns dq 和 dqs transitions 和 ck transitions
• commands entered 在 各自 积极的 ck 边缘; 数据 和 数据 掩饰 关联 至 两个都 edges 的 dqs
• burst 长度: 2, 4, 或者 8
• cas latency: 1.5 (ddr200 仅有的), 2, 2.5, 3
• 自动 precharge 选项 为 各自 burst 进入
• 自动 refresh 和 自 refresh 模式
• ras-lockout supported
t
RAP
=
t
RCD
•7.8
µ
s 最大 平均 periodic refresh 间隔
• 2.5 v (sstl_2 兼容) i/o
•
V
DDQ
= 2.5 V
±
0.2 v (ddr200, ddr266, ddr333);
V
DDQ
= 2.6 V
±
0.1 v (ddr400)
•
V
DD
= 2.5 V
±
0.2 v (ddr200, ddr266, ddr333);
V
DD
= 2.6 V
±
0.1 v (ddr400)
• p-tfbga-60-12 包装 和 3 depopulated rows (8
×
12 mm
2
)
• p-tsopii-66 包装
• 含铅的- 和 halogene-自由 = 绿色 产品
表格 1 效能
部分 号码 速 代号 –5 –6 –7 单位
速 等级 组件 DDR400B DDR333 DDR266A —
单元 pc3200-3033 PC2700–2533 pc2100-2033 —
最大值 时钟 频率 @CL3
f
CK3
200 166 — MHz
@cl2.5
f
ck2.5
166 166 143 MHz
@CL2
f
CK2
133 133 133 MHz
: 点此下载
