MT8941B
数据 薄板
2
zarlink 半导体 公司
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
插件 PLCC
11EN
CV
能变的 时钟 使能 (ttl 兼容 输入)
- 这个 输入 直接地 控制 这 三 states
的 cv (管脚 22) 下面 所有 模式 的运作. 当 高, 使能 cv
和 当 低, puts
它 在 高 阻抗 情况. 它 也 控制 the 三 states 的 cvb 信号 (管脚 21) 如果 ms1
是 低. 当 encv 是 高, 这 管脚 cvb是 一个 输出 和 当 低, 它 是 在 高
阻抗 状态. 不管怎样, 如果 ms1 是 高, cvb 是 总是 一个 输入.
22MS0
模式 选择 ‘0’ 输入 (ttl 兼容) -
这个 输入 在 conjunction 和 ms1 (管脚 4) 选择
这 主要的 模式 的 运作 为 两个都dplls. (谈及 至 tables 1 和 2.)
33C12i
12.352 mhz 时钟 输入 (ttl 兼容) -
主控 时钟 输入 为 dpll #1.
46MS1
模式 选择-1 输入 (ttl 兼容) -
这个 输入 在 conjunction 和 ms0 (管脚 2) 选择
这 主要的 模式 的 运作 为 两个都dplls. (谈及 至 tables 1 和 2.)
57 F0i
框架 脉冲波 输入 (ttl 兼容) -
这个 是 这 框架 脉冲波 输入 在 8 khz. dpll #1
locks 至 这 下落 边缘 的 这个 input 至 发生 t1 (1.544 mhz) 时钟.
68 F0b
框架 脉冲波 双向的 (ttl 兼容 输入 和 totem-柱子 输出) -
取决于
在 这 minor 模式 选择 为 dpll #2, 它 provides 这 8 khz 框架 脉冲波 输出 或者 acts 作
一个 输入 至 一个 外部 框架 脉冲波.
79MS2
模式 选择-2 输入 (ttl 兼容) -
这个 输入 在 conjunction和 ms3 (管脚 17) 选择
这 minor 模式 的 运作 为dpll #2. (谈及 至 表格 3.)
810C16i
16.384 mhz 时钟 输入 (ttl 兼容) -
主控 时钟 输入 为 dpll #2.
911EN
C4o
使能 4.096 mhz 时钟 (ttl 兼容 输入) -
这个 起作用的 高 输入 使能 c4o (管脚
11) 输出. 当 低, 这 输出 c4o 是 在 高 阻抗 情况.
10 12 C8Kb
时钟 8 khz 双向的 (ttl 兼容 输入 和 totem-柱子 输出) -
这个 是 这 8
khz 输入 信号 在 这 下落 边缘 的 这个这 dpll #2 locks 在 它的 正常的 模式.
当 dpll #2 是 在 单独的 时钟 模式, 这个 管脚 输出 一个 8 khz 内部的 信号
提供 用 dpll #1 这个 是 也 连接 内部 至 dpll #2.
28 管脚 plcc24 管脚 pdip
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
24
23
22
21
20
19
18
17
ENVC
MS0
C12i
MS1
F0i
F0b
MS2
C16i
ENC4o
C8Kb
C4o
VSS
VDD
RST
CV
CVb
Yo
Bi
Ai
MS3
ENC2o
C2o
C2o
C4b
4
5
6
7
8
9
10
11
25
24
23
22
21
20
19
•
N
C
NC
CVb
Yo
Bi
Ai
MS3
ENC2o
NC
MS1
F0
i
F0b
MS2
C16i
ENC4o
C
2
o
3
2
1
2
8
2
7
2
6
1
2
1
3
1
4
1
5
1
6
1
7
1
8
C
1
2
i
M
S
0
E
N
C
V
V
D
D
R
S
T
C
V
C
8
K
b
C
4
o
V
S
S
C
4
b
C
2
o
N
C
: 点此下载
