1.0 系统 Overview
(持续)
确实 i/o 线条 不 正在 使用 用 无能 peripherals 能
是 reconfigured 为 使用 作 一般 目的 双向的 i/o
线条 (向上 至 28 管脚). 这个 给 这 设计者 最大 flex-
ibility 在 designing 各种各样的 系统 使用 这 NS486SXL de-
恶行. 它 是 预期的 那 一个 NS486SXL 系统 将 minimally
包含 这 NS486SXL 系统 控制 和 在-板 pro-
cessor 和 i/o 设备, 激励 只读存储器, 和 working 内存
记忆. 许多 产品 将 不 需要 任何 额外的 i/o
支持.
最终, 这 NS486SXL 实现 一个 非常 有伸缩性的 电源
管理 scheme 那 准许 选择性的 控制 的 indi-
vidual i/o subsystems, 和 varying 水平 的 电源 con-
sumption.
NS486SXL 提供 一个 费用-有效的 硬件 platform 为
这 设计 和 implementation 的 一个 宽 范围 的 互联网
appliance, networking 和 交流 系统. 和 它的
powerful embedded ’486-类 处理器, comprehensive
设置 的 在-碎片 附带的 控制者, 有伸缩性的 电源 manage-
ment 结构 和 reconfigurable i/o 线条, NS486SXL
制造 可能 一个 多样性 的 终止-用户 系统 为基础 在 这
一样 硬件. 因为 的 它的 优化 设计 和 在-
板 resources, 一个 非常 费用 有效的 系统 能 是
达到.
1.2 32-位 处理器 核心
这 NS486SXL 处理器 核心 是 一个 implementation 的 这
保护 模式 ’486 操作指南 设置 architecture, 优化
使用 一个 risc-像 设计 philosophy 为 embedded applica-
tions. 使用 这个 approach, 这 大多数 frequently 使用 instruc-
tions 是 优化, 和 在 一个 平均 execute 在 一个 更小的
号码 的 时钟 循环 比 一个 ’486.
这 NS486SXL 特性 一个 三 平台 pipeline, 效率高的 在-
构造 prefetching mechanism, 和 单独的 循环 instruc-
tion 解码 为 大多数 说明. additionally, 一个 1 Kbyte 在-
构造 cache 和 单独的 循环 DRAM 进入 提供
高等级的 记忆 效能 比 一个 大 unified cache
implementation.
这 NS486SXL 处理器 提供 这 一样 程序编制
模型 和 寄存器 设置 作 这 标准 ’486 除了 那 real
模式, 模拟的 记忆, 和 floating 要点 支持 有 被
eliminated. 这些 特性 有 little 或者 非 impact 在 embed-
ded 产品 和 保存 重大的 硅 real estate. 在
重置, 不像 这 标准 ’486, 这 NS486SXL 开始 向上 在
保护 模式 instead 的 real 模式. 所有 ’486 说明
适合的 至 保护 模式 和 我们的 硬件 configura-
tion 是 supported, 包含 debug 说明.
这 NS486SXL 是 initially 有 至 run 25 MHz 在 5v. 这
处理器 时钟 是 得到 用 dividing 这 结晶 频率
用 二. 为 例子, 一个 25 MHz NS486SXL runs 和 一个
50 MHz 结晶 振荡器 作 这 主控 时钟.
作 一个 结果 的 我们的 革新的 设计, 这 NS486SXL achieves
效能 相等的 至 一个 标准 ’486 和 较少 电路系统.
这个 translates 在 减少 电源 消耗量 和 一个 更小的
整体的 系统 费用. 它 也 制造 这 NS486SXL 完美的 为
“green” 系统 和 电池 运作 系统.
1.3 系统 维护 ELEMENTS
这 NS486SXL 控制 提供 这 基本 硬件 re-
来源 必需的 为 这 o/s-定义 系统 维护 ele-
ments. 这些 包含 一个 DRAM 控制, 可编程序的 在-
terval 计时器, 一个 保护 看门狗 计时器, 一个 可编程序的
中断 控制, 一个 real-时间 时钟 和 calendar, 和 com-
prehensive 电源 管理 特性.
1.3.1 DRAM 控制
这 NS486SXL DRAM 控制 支持 一个 或者 二
可调整的-sized banks 的 动态 内存 使用 一个 16-位 数据
path. 支持 是 提供 为 字节 parity (如果 desired), 需要
这 DRAM banks 至 是 18-位 宽 当 parity 是 使能.
Banks 能 是 向上 至 8 Mbytes 在 大小. 这 DRAM 控制
支持 页 模式 读 和 写 行动 和 能 也
支持 两个都 字节 和 文字 accesses. 所有 进入 控制 sig-
nals 为 读, 写 和 parity checking 是 发生 作 好
作 一个 自动 和 可编程序的 cas-在之前-ras re-
fresh. 如果 自-refresh DRAMs 是 使用, refresh 能 是 dis-
abled, 节省 电源.
NS486SXL 提供 有伸缩性的 支持 为 使用 的 一个 号码 的
不同的 DRAM 配置, 使用 popular DRAM de-
vices. 进入 是 优化 为 快 页 模式 drams, 和
它们 将 提供 这 最高的 效能 和 相接的
数据. 当 accessing 数据 字节 或者 words 在 这 一样
DRAM 页, 这 数据 进入 是 在 一个 循环. 这个 perfor-
mance 提供 快 数据 进入 时间 没有 这 overhead
的 一个 独立的 数据 cache. 页 sizes 能 是 512, 1024,
2048 或者 4096 字节. Flexibility 为 DRAM 定时 是 提供
通过 程序编制 的 这 DRAM 控制 寄存器: 3 或者
4 循环 页 miss accesses 和 扩展 CAS 循环 能
是 选择.
记忆 bank 0 开始 在 地址 0h; 记忆 bank 1 能
开始 在 任何 地址 在 这 128 Mbyte 地址 编排 那 是 一个
多样的 的 它的 大小.
1.3.2 可编程序的 间隔 计时器
这 NS486SXL 可编程序的 间隔 计时器 是 兼容
和 这 Intel 8254 可编程序的 间隔 计时器 和 包含
三 完全同样的 计时器 (ch0–ch2). CH0 和 CH1 能 是
使用 至 发生 精确 定时 延迟 下面 软件 con-
trol. CH2 将 是 配置 至 提供 一个 看门狗 计时器
函数.
1.3.3 看门狗 计时器
这 NS486SXL 看门狗 计时器, ch2, 是 一个 保护 16-
位 计时器 那 能 是 使用 至 阻止 系统 “lockups 或者
hangups.” 它 使用 一个 1 kHz 时钟 发生 用 这 在-碎片
real-时间 时钟 电路. 如果 这 看门狗 计时器 是 使能
和 时间 输出, 一个 重置 或者 中断 将 是 发生 准许
graceful 恢复 从 一个 unexpected 系统 lockup.
1.3.4 中断 控制
这 NS486SXL 中断 控制 组成 的 二 倾泻
可编程序的 中断 控制者 那 是 兼容 和
这 Intel 8259A 可编程序的 中断 控制. 它们 pro-
vide 一个 总的 的 15 (输出 的 16) 可编程序的 中断. 三
中断 是 保留 为 一个 real 时间 时钟-tick 中断, 一个
real 时间 时钟 中断 要求, 和 一个 cascade 中断
频道. 这 remaining 13 中断 能 是 使用 用 内部的
或者 外部 来源. 额外的 外部 中断 控制者
能 是 倾泻 作 好.
1.3.5 Real 时间 时钟/calendar
这 NS486SXL Real 时间 时钟/calendar 是 一个 低 电源
时钟 那 提供 一个 时间-的-日 时钟 和 100-年 calen-
dar 和 alarm 特性 和 电池 运作. 时间 是 保持 在
BCD 或者 二进制的 format. 它 包含 50 字节 的 一般 pur-
pose CMOS 内存 和 3 maskable 中断 来源. 它 是
兼容 和 这 DS1287 和 MC146818 rtc/calendar
设备, 除了 为 这 一般 目的 记忆 大小.
www.国家的.com 4
: 点此下载
