coolrunner-ii cpld 家族
4
www.xilinx.com
ds090 (v1.7) october 2, 2003
1-800-255-7778
初步的 产品 规格
R
函数 块
这 coolrunner-ii cpld 函数 blocks 包含 16 mac-
rocells, 和 40 entry sites 为 信号 至 arrive 为 逻辑 cre-
ation 和 连接. 这 内部的 逻辑 engine 是 一个 56
产品 期 pla. 所有 函数 blocks, regardless 的 这
号码 包含 在 这 设备, 是 完全同样的. 为 一个
高-水平的 视图 的 这 函数 块, 看图示 2.
在 这 高 水平的, 它 是 seen 那 这 产品 条款 (p-条款)
reside 在 一个 可编程序的 逻辑 排列 (pla). 这个 结构
是 极其 有伸缩性的, 和 非常 强健的 当 对照的 至
fixed 或者 倾泻 产品 期 函数 blocks.
classic cplds 典型地 有 一个 few 产品 条款 有
为 一个 高-速 path 至 一个 给 macrocell. 它们 rely 在
capturing unused p-条款 从 neighboring macrocells 至
expand 它们的 产品 期 tally, 当 需要. 这 结果 的
这个 architecture 是 一个 能变的 定时 模型 和 这 possibil-
ity 的 stranding unusable 逻辑 在里面 这 fb.
这 pla 是 不同的 — 和 更好的. 第一, 任何 产品 期
能 是 连结 至 任何 或者 门 inside 这 fb macrocell(s).
第二, 任何 逻辑 函数 能 有 作 许多 p-条款 作
需要 连结 至 它 在里面 这 fb, 至 一个 upper 限制 的 56.
第三, 产品 条款 能 是 re-使用 在 多样的 macrocell
或者 功能 所以 那 在里面 一个 fb, 一个 particular logical 产品
需要 仅有的 是 创建 once, 但是 能 是 re-使用 向上 至 16
时间 在里面 这 fb. naturally, 这个 plays 好 和 这 fitting
软件, 这个 identifies 产品 条款 那 能 是 shared.
这 软件 places 作 许多 的 那些 功能 作 它 能
在 fbs, 所以 它 发生 为 自由. 那里 是 非 需要 至 强迫
macrocell 功能 至 是 调整 或者 任何 其它 restriction
保存 residing 在 这 一样 fb, 这个 是 处理 用 这 软-
ware. 功能 需要 不 share 一个 一般 时钟, 一般
设置/重置 或者 一般 输出 使能 至 引领 全部 有利因素 的
这 pla. 也, 每 产品 期 arrives 和 这 一样
时间 延迟 incurred. 那里 是 非 cascade 时间 adders 为
putting 更多 产品 条款 在 这 fb. 当 这 fb 产品
期 budget 是 reached, 那里 是 一个 小 interconnect 定时
penalty 至 route 信号 至 另一 fb 至 continue creating
逻辑. xilinx 设计 软件 handles 所有 这个 automatically.
Macrocell
这 coolrunner-ii cpld macrocell 是 极其 效率高的
和 streamlined 为 逻辑 creation. 用户 能 开发 总
的 产品 (sop) 逻辑 expressions 那 comprise 向上 至 40
输入 和 span 56 产品 条款 在里面 一个 单独的 函数
块. 这 macrocell 能 更远 联合的 这 sop expres-
sion 在 一个 xor 门 和 另一 单独的 p-期 expres-
sion. 这 结果 逻辑 expression’s 极性 是 也
可选择的. 作 好, 这 逻辑 函数 能 是 pure combina-
torial 或者 注册, 和 这 存储 元素 运行
selectably 作 一个 d 或者 t flip-flop, 或者 transparent 获得. avail-
能 在 各自 macrocell 是 独立 selections 的 glo-
bal, 函数 块 水平的 或者 local p-期 获得 clocks, sets,
resets, 和 输出 使能. 各自 macrocell flip-flop 是 con-
figurable 为 也 单独的 边缘 或者 dualedge clocking, pro-
viding 也 翻倍 数据 比率 能力 或者 这 能力 至
distribute 一个 slower 时钟 (因此 节省 电源). 为 单独的
边缘 clocking 或者 闭锁, 也 时钟 极性 将 是
选择 每 macrocell. coolrunner-ii macrocell 详细信息 是
显示 在图示 3. 便条 那 在图示 3, 标准 逻辑
symbols 是 使用 除了 这 trapezoidal multiplexers 有
输入 选择 从 statically 编写程序 配置
选择 线条 (不 显示). xilinx 应用 便条 xapp376
给 一个 详细地 explanation 的 如何 逻辑 是 创建 在 这
coolrunner-ii cpld 家族.
图示 2:
coolrunner-ii cpld 函数 块
PLA
16
40
3
MC1
输出
至 aim
Global
Clocks
Global
设置/重置
MC2
MC16
ds090_02_101001
: 点此下载
