–11–rev. 一个
adsp-21161n
jtag emulator pod 连接器
图示 8详细信息 这 维度 的 这 jtag pod 连接器 在 这
14-管脚 目标 终止.图示 9显示 这 保持-输出 范围 为 一个 目标
板 标头. 这 保持-输出 范围使能 这 pod 连接器 至
合适的 seat 面向 这 目标 板 标头. 这个 板 范围
应当 包含 非 组件 (chips, 电阻器, 电容, 等.).
这 维度 是 关联 至 这 中心 的 这 0.025" 正方形的
邮递 管脚.
设计-为-emulation 电路 information
为 详细信息 在 目标 板 design issues 包含 机械的
布局, 单独的 处理器 connections, multiprocessor scan chains,
信号 buffering, 信号 termination, 和 emulator pod 逻辑, 看
这
ee-68: 相似物 设备
J
tag emulation 技术的 涉及
在
这 相似物 设备 网站 (www.相似物.com)—use 站点 搜索
在 “ee-68”. 这个 文档 是updated regularly 至 保持 pace
和 改进 至 emulator 支持.
额外的 信息
这个 数据 薄板 提供 一个 一般 overview 的 这 adsp-21161n
architecture 和 符合实际. 为 详细地 信息 在 这
adsp-2116x 家族 核心 architecture 和 操作指南 设置, 谈及
至 这
adsp-21161 sharc dsp 硬件 涉及
和 这
adsp-21160 sharc dsp instruction 设置 涉及
.
图示 7. jtag 目标板 连接器 和 非
local boundary scan
顶 视图
13 14
11 12
910
9
78
56
34
12
EMU
地
TMS
TCK
TRST
TDI
TDO
地
关键 (非 管脚)
BTMS
BTCK
BTRST
BTDI
地
图示 8. jtag pod 连接器 维度
图示 9. jtag pod connector 保持-输出 范围
0.64"
0.88"
0.24"
0.10"
0.1 5"
: 点此下载
