adsp-21161n
–2– rev. 一个
关键 特性 (持续)
1 m 位 在-碎片 双-portedsram (0.5 m 位 块 0,
0.5 m 位 块 1) 为 独立 进入 用 核心
处理器 和 dma
200 million fixed-要点 macs sustained 效能
双 数据 地址 发生器 (dags) 和 modulo 和
位-反转 寻址
零-overhead looping 和 单独的-循环 循环 建制,
供应 效率高的 程序 sequencing
ieee 1149.1 jtag 标准测试 进入 端口 和 在-碎片
Emulation
单独的 操作指南 多样的 数据 (simd) architecture
提供:
二 computational 处理 elements
concurrent execution—each 处理 元素
executes 这 一样 操作指南, 但是 运作 在
不同的 数据
代号 compatibility—at 组装 水平的, 使用 这
一样 操作指南 设置作 其它 sharc dsps
parallelism 在 buses 和 computational 单位 使能:
单独的-循环 执行 (和 或者 没有 simd) 的: 一个
乘以 运作, 一个 alu 运作, 一个 双
记忆 读 或者 写, 和 一个 操作指南 fetch
transfers 在 记忆 和 核心 在 向上 至 四
32-位 floating- 或者 fixed-要点 words 每 循环,
sustained 1.6 gbytes/s 带宽
accelerated fft butterfly computation 通过 一个
乘以 和 增加 和 减去
dma 控制 支持:
14 零-overhead dma 途径 为 transfers 在
adsp-21161n 内部的 记忆和 外部 记忆,
外部 peripherals, host 处理器, 串行 端口,
link 端口, 或者 串行 附带的 接口 (spi-
兼容)
64-位 background dma transfers 在 核心 时钟 速,
在 并行的 和 全部-速 处理器 执行
800 m 字节/s 转移 比率 在 iop 总线
host 处理器 接口 至 8-, 16-, 和 32-位
微处理器; 这 host 能 直接地 读/写
adsp-21161n iop 寄存器
32-位 (或者 向上 至 48-位) 宽 同步的 外部 端口
提供:
glueless connecti在 至 异步的, sbsram 和
sdram 外部 memories
记忆 接口 支持 可编程序的 wait 状态
一代 和 wait 模式 为 止-碎片 记忆
向上 至 50 mhz 运作 为 非-sdram accesses
1:2, 1:3, 1:4, 1:6, 1:8 clock 在 核心 时钟 频率
乘以 ratios
24-位 地址, 32-位 数据总线. 16 额外的 数据
线条 通过 多路复用 link 端口 数据 管脚 准许
完全 48-位 宽 data 总线 为 单独的-循环
外部 操作指南 执行
直接 读 和 写 的 iop 寄存器 从 host 或者
其它 21161n dsps
62.7 mega-文字 地址 范围 为 止-碎片 sram 和
sbsram memories
32-48, 16-48, 8-48 execution 包装 为 executing
操作指南 直接地 从 32-位, 16-位, 或者 8-位 宽
外部 memories
32-48, 16-48, 8-48, 32-32/64, 16-32/64, 8-32/64, 数据
包装 为 dma transfers 直接地 从 32-位,
16-位, 或者 8-位 宽 外部 memories 至 和 从
内部的 32-, 48-, 或者 64-位 内部的 记忆
能 是 配置 至 有 48-位 宽 外部 数据
总线, 如果 link 端口 是 不使用. 这 link 端口 数据
线条 是 多路复用 和这 数据 线条 d0 至 d15
和 是 使能 通过 控制 位 在 syscon
sdram 控制 为 glueless 接口 至 低 费用
外部 记忆
零 wait 状态, 100 mhz 运作 为 大多数 accesses
扩展 外部 记忆 banks (64 m words) 为
sdram accesses
页 sizes 向上 至 2048 words
一个 sdram 控制 支持 sdram 在 任何 和 所有
记忆 banks
支持 为 接口 至 run在 核心 时钟 和 half 这
核心 时钟 频率
支持 为 16 m 位, 64 m 位, 128 m 位, 和
256 M 位 和 sdram 数据总线 配置 的
4,
8,
16, 和
32
254 mega-文字 地址 范围 为 止-碎片 sdram
记忆
multiprocessing 支持 提供:
glueless 连接 为 可称量的 dsp multiprocessing
Architecture
distributed 在-碎片 总线 arbitration 为 并行的 总线
连接 的 向上 至 六 adsp-21161ns, global 记忆,
和 一个 host
二 8-位 宽 link 端口 为 要点-至-要点
connectivity 在 adsp-21161ns
400 m 字节/s 转移 比率 在 并行的 总线
200 m 字节/s 转移 比率 在 link 端口
串行 端口 提供:
四 50 m 位/s 同步的 串行 端口 和
companding 硬件
8 双向的 串行 数据 pins, configurable 作 也 一个
传输者 或者 接受者
I
2
s 支持, 可编程序的 方向 为 8
同时发生的 receive 和 transmit 途径, 或者 向上
至 也 16 transmit 途径 或者 16 receive
途径
128 频道 tdm 支持 为 t1 和 e1 接口
companding 选择 在 一个 每 频道 基准 在 tdm
模式
串行 附带的 接口 (spi)
从动装置 串行 激励 通过 spi 从 一个 主控 spi 设备
全部-duplex 运作
主控-从动装置 模式 multimaster 支持
打开-流 输出
可编程序的 波特 比率, 时钟 polarities 和 阶段
12 可编程序的 i/o 管脚
1 可编程序的 计时器
: 点此下载
