–5–rev. 一个
adsp-21161n
adsp-21161n 家族 核心 architecture
这 adsp-21161n 包含 这 following architectural 特性
的 这 adsp-2116x 家族 核心. 这 adsp-21161n 是 代号
兼容 在 这 组装 水平的 和 这 adsp-21160, adsp-
21060, adsp-21061, adsp-21062, 和 adsp-21065l.
simd computational engine
这 adsp-21161n 包含 二computational 处理
elements 那 运作 作 一个 单独的 操作指南 多样的 数据
(simd) engine. 这 处理 elements 是 涉及 至 作 pex
和 pey, 和 各自 包含 一个alu, 乘法器, shifter, 和
寄存器 文件. pex 是 总是 起作用的, 和 pey 将 是 使能 用
设置 这 peyen 模式 位 在 这 mode1 寄存器. 当 这个
模式 是 使能, 这 一样 操作指南 是 executed 在 两个都 pro-
cessing elements, 但是 各自 处理 元素 运作 在
不同的 数据. 这个 architecture 是 效率高的 在 executing math
intensive dsp algorithms.
EnteringSIMDmodealso has 一个effect在 the方法 数据 is trans-
ferred 在 记忆 和 这 处理 elements. 当 在
simd 模式, 两次 这 数据 带宽 是 必需的 至 支持
computational 运作 在 这 处理 elements. 因为 的
这个 必要条件, 进去 simd 模式 也 doubles 这
带宽 在 记忆 和 the 处理 elements. 当
使用 这 dags 至 转移 数据 在 simd 模式, 二 数据 值
是 transferred 和 各自 进入 的 记忆 或者 这 寄存器 文件.
simd 是 supported 仅有的 为 内部的 记忆 accesses 和 是 不
supported 为 止-碎片 accesses.
独立, 并行的 computation 单位
在里面 各自 处理 元素 是 一个 设置 的 computational 单位.
这 computational 单位 组成 的 一个 arithmetic/逻辑 单位
(alu), 乘法器, 和 shifter. 这些 单位 执行 单独的-循环
说明. 这 三 单位 和在 各自 处理 元素 是
arranged 在 并行的, maximizing computational throughput.
单独的 multifunction 说明 execute 并行的 alu 和 mul-
tiplier 行动. 在 simd 模式, 这 并行的 alu 和
乘法器 行动 出现 在 both 处理 elements. 这些
computation 单位 支持 ieee 32-位 单独的-精确 floating-
要点, 40-位 扩展 精确 floating-要点, 和 32-位
fixed-要点 数据 formats.
数据 寄存器 文件
一个 一般-目的 数据 寄存器 file 是 包含 在 各自 处理-
ing 元素. 这 寄存器 files 转移 数据 在 这
computation 单位 和 这 数据 buses, 和 store intermediate
结果. 这些 10-端口, 32-寄存器 (16 primary, 16 secondary)
寄存器 files, 联合的 和这 adsp-2116x 增强 harvard
architecture, 准许 unconstrained 数据 流动 在 computa-
tion 单位 和 内部的 记忆. 这 寄存器 在 pex 是 涉及
至 作 r0
–
r15 和 在 pey 作 s0
–
s15.
单独的-循环 fetch 的 instruction 和 四 operands
这 adsp-21161n 特性 一个 增强 harvard architecture
在 这个 这 数据 记忆 (dm) 总线 transfers 数据 和 这
程序 记忆 (pm) 总线 transfers 两个都 说明 和 数据
(看图示 1 在 页 4). 和 这 adsp-21161n’s 独立的
程序 和 数据 记忆 buses 和 在-碎片 操作指南 cache,
这 处理器 能 同时发生地 fetch 四 operands (二 在
各自 数据 总线) 和 一个 instruction (从 这 cache), 所有 在 一个
单独的 循环.
操作指南 cache
这 adsp-21161n 包含 一个 在-碎片 操作指南 cache 那
使能 三-总线 运作 为 fetching 一个 操作指南 和 四
数据 值. 这 cache 是 选择ive—only 这 说明 谁的
fetches conflict 和 pm 总线 数据accesses 是 cached. 这个 cache
使能 全部-速 执行 的 核心, looped 行动 此类 作
数字的 过滤 乘以-accumulates, 和 fft butterfly 处理.
数据 地址 发生器 和 硬件 圆形的
缓存区
这 adsp-21161n’s 二 数据 地址 发生器 (dags) 是
使用 为 间接的 寻址 和 implementing 圆形的 数据
缓存区 在 硬件. 圆形的 缓存区 准许 效率高的 程序编制
的 延迟 线条 和 其它 数据 structures 必需的 在 数字的 信号
处理, 和 是 commonly 使用 在 数字的 过滤 和 fourier
transforms. 这 二 dags 的 这 adsp-21161n 包含 suffi-
cient 寄存器 至 准许 这 creation 的 向上 至 32 圆形的 缓存区
(16 primary 寄存器 sets, 16 secondary). 这 dags 自动地-
cally handle 地址 pointer wrap-周围, 减少 overhead,
增加 效能, 和 使简化 implementation. 圆形的
缓存区 能 开始 和 终止 在 任何 记忆 location.
有伸缩性的 操作指南 设置
这 48-位 操作指南 文字 accommodates 一个 多样性 的 并行的
行动, 为 concise 程序编制. 为 例子, 这 adsp-
21161n 能 conditionally execute 一个 乘以, 一个 增加, 和 一个
减去 在 两个都 处理 elements, 当 branching, 所有 在 一个
单独的 操作指南.
adsp-21161n 记忆 和 i/o 接口 特性
这 adsp-21161n adds 这 下列的 architectural 特性 至
这 adsp-2116x 家族 核心:
双-ported 在-碎片 记忆
这 adsp-21161n 包含 一个 megabit 的 在-碎片 sram,
有组织的 作 二 blocks 的 0.5 m 位. 各自 块 能 是 config-
ured 为 不同的 结合体 的代号 和 数据 存储. 各自
记忆 块 是 双-ported 为 单独的-循环, 独立
accesses 用 这 核心 处理器和 i/o 处理器. 这 双-
ported 记忆 在 结合体 和 三 独立的 在-碎片 buses
准许 二 数据 transfers 从 这 核心 和 一个 从 这 i/o
处理器, 在 一个 单独的 循环. 在 这 adsp-21161n, 这 记忆
能 是 配置 作 一个 maximum 的 32k words 的 32-位 数据,
64k words 的 16-位 数据, 21k words 的 48-位 说明 (或者
40-位 数据), 或者 结合体 的 不同的 文字 sizes 向上 至 一个
megabit. 所有 的 这 记忆 能是 accessed 作 16-位, 32-位,
48-位, 或者 64-位 words. 一个 16-位 floating-point 存储 format 是
supported 那 effectively doubles 这 数量 的 数据 那 将
是 贮存 在-碎片. 转换 在 这 32-位 floating-要点
和 16-位 floating-要点 formats 是 完毕 在 一个 单独的 操作指南.
当 各自 记忆 块 能 store 结合体 的 代号 和
数据, accesses 是 大多数 效率高的 when 一个 块 stores 数据 使用
这 dm 总线 为 transfers, 和 这 其它 块 stores 说明
和 数据 使用 这 pm 总线 为 transfers. 使用 这 dm 总线 和
: 点此下载
